トランジスターの理論限界を突破する半導体製造技術 27
ストーリー by reo
学部時代の恩師だ… 部門より
学部時代の恩師だ… 部門より
ある Anonymous Coward 曰く、
JST と北大の研究者らは半導体中のトンネル効果を用いることで従来のトランジスターの理論限界を大きく下回る低消費電力トランジスターの開発に成功した (JST のプレスリリース、マイナビニュースの記事より) 。
LSI や CPU などで使用されている半導体集積回路は加工技術を微細化してチップのサイズを縮小することにより、高性能化、低消費電力化、低コスト化を実現してきたが、リーク電流が出ることとサブスレッショルド係数 (室温で 60 mV/桁) に理論的な限界があることから、近いうちに性能向上の限界が近いと見られていた。今回の研究では半導体結晶成長技術を用いてシリコンと化合物半導体のナノ接合を作ることにより、新しい界面を形成し、この界面にできる障壁を電子が量子的に通り抜けるトンネル効果を用いた。これにより、世界最小クラスとなるサブスレッショルド係数 21 mV/桁 を達成したという。
この素子はあらゆる電子機器の省エネルギー技術へ応用でき、現在の半導体集積回路に比べて消費電力を 1/10 以下に低減できるとしている。
21 mV/桁？ (スコア:2, 参考になる)
「21 mV/桁」って何のことだと思ったら、「21mV/dec.」（21mV/decade）のことなのね
プレスリリースでこういう分かりにくい表現はしない方がいいだろう
#分からない奴には分からないんだから、無理に日本語化しても余計分からなくなるだけ
Re:21 mV/桁？ (スコア:1)
> #分からない奴には分からないんだから、無理に日本語化しても余計分からなくなるだけ
そう思う。分からない奴は検索するなり自分で調べればいいけど、
意味もなく表現を変えられると、検索すらできなくなってしまう。
Re: (スコア:0)
機械翻訳の記事だと脳内で逆変換した上で検索するという不毛な手間を強いられるはめに。
# danceman系って本家から機械翻訳してタレコむbotじゃないのかという仮説を提出しようと思ったらタレコミはAnonymous Coword…だと…
Re: (スコア:0)
わかりにくいとかいうレベルの問題じゃなくて普通に誤訳だろ
Re: (スコア:0)
そこまで書くなら、もうちょっと説明してよ。
ここでの mV/dec. は、電流を一桁増加させるのに必要なGate電圧変化、で良いの？
で、その Gate電圧変化が Sub-threshold係数。
出典は ここの(*5) [mynavi.jp].
Re:21 mV/桁？ (スコア:1)
xxx/dec.＝xxx/decade（あるパラメータの10倍の変化あたり）、xxx/oct.＝xxx/octave（あるパラメータの2倍の変化あたり）はエレキ方面ではわりと良く使う表現です
あるパラメータを変化させたときの測定値の変化の割合を示すときの表現です
どれくらい集積できるのか (スコア:1)
プロセス技術はまったく素人なのでとんちんかんな質問ならごめんなさい。
既存のプロセス技術とどう融合できて、どれくらい集積できるのでしょうか？
既存のLSI上のトランジスタをそのまま置き換えられるようなものなのでしょうか？
Re:どれくらい集積できるのか (スコア:1)
カーボンナノチューブ使ったトランジスタみたいに、どうやって揃ったトランジスタを多数作るのか疑問に思うほど革新的（？）なデバイス構造では無い
普通にフォトマスクを使って平らなウェハー上にトランジスタを作ってるのだから、まあ筋（量産性）は良い技術
縦型構造のトランジスタ形成や非常に狭い空間の埋込技術はすでに実用化されたものや開発途上の技術があるので、量産するのにもの凄く苦労しそうというような印象は受けない
Re:どれくらい集積できるのか (スコア:2, 参考になる)
実用化への壁
・P型を作る必要がある
・ゲート電圧がマイナスじゃないとTrがOFFにならない（いわゆるデプレッション型）
トンネル効果を利用したTrを実際に作ってその特性が良好であると証明できたことは良かった。
ということで、次の発表に期待だ！
＃できればInを削減の方向で
Re:どれくらい集積できるのか (スコア:1)
プロセス技術で量産時問題になりそうなのは電子線リソグラフィーを利用していることです。
写真の焼き付けのようなエッチングと比べて，一本一本プロッタのように線を書く必要がある電子線リソグラフィーは，
スループットが上がらないのでまだ量産では使われていないはずです。
電子が飛ぶように真空にしないといけないですし。
装置としては電子顕微鏡(SEM)のようなもん。
Re: (スコア:0)
EUVはどうなのさ？
Re: (スコア:0)
Tr.集積度がどうなるかなんてプロセスを試作してみなければ分かりません。
そしてそんなプロセスを開発できる半導体メーカはもはや日本にはないでしょう。特許取ってTSMCやGFに売り込むのがせいぜいではないかと。
Re:どれくらい集積できるのか (スコア:1)
> 既存プロセスとの互換性などまるでありませんからプロセスは新規開発になります。
こう書くと将来性のない技術みたいな印象になってしまいますが、どうせ世代が変われば多かれ少なかれ
全プロセス通しで新規開発になりますし、とくにこれから先、ふつうにプレーナー型ではだめだというのは
わかりきったことですから。
プレーナー型とはまったく異なる構造のFinFETについては、インテルがすでに実用化しましたし。
日本企業にはもう無理というのは、そのとおりでしょうね。
Re: (スコア:0)
>そしてそんなプロセスを開発できる半導体メーカはもはや日本にはないでしょう。
いよいよ寂しい時代になったなあ。
今までの「意思決定は鈍いけれど、上から下まで何でもできます」
という垂直統合型の企業経営すらままならなくなっているのか。
教えて！ (スコア:0)
よくわからないんだけど、サブスレッショルド係数が低いということは、アナログ増幅に使えば、S/N比がよいトランジスタが作れるということ？
Re: (スコア:0)
アナログアンプの性能がどうなるかは知りませんが、
スイッチとしての性能が3倍じゃなく３桁くらい良くなるようです。
http://www.jst.go.jp/pr/announce/20120613-2/ [jst.go.jp]
Re: (スコア:0)
性能が3倍じゃなく３桁くらい良い！？ 何色に塗ればいいんだ・・・
Re: (スコア:0)
>何色に塗ればいいんだ・・・
赤くて白くて毛の生えた
#それはうし
お父さんファイアー! (スコア:1)
3桁も違うと, うみうしぐらい?
Re: (スコア:0)
>赤くて白くて毛の生えた
チョコレート色?
教えて (スコア:0)
よくわからないんだけど、理論限界そのものが誤り？
Re:教えて (スコア:4, 参考になる)
動作原理が、従来の半導体トランジスタと異なっているので、
(従来の動作原理の)理論限界を超えることができる。
例えば、超電導を使ったジョセフソン素子も、従来のトランジスタとは
動作原理が異なるので、一時期待されたけれど現在は今一な状態。
これは、ジョセフソン素子よりは期待できそう。
Re:教えて (スコア:4, 参考になる)
僕は「トランジスタ」といえばバイポーラトランジスタのことだと思うたちで、FETを前置きなしに「トランジスタ」と略記されると気になる。
Re:発表は良いから (スコア:1)
「みんながその研究の恩恵にあずかれるような製品」を開発するのは、学者じゃなくて技術者。
学者が筋のいい基礎開発をやって、技術者はそれを泥臭かろうが力技だろうが製品化できれば勝ち。
でも往々にして目先の成果を出そうと手っ取り早く動作しそうな方法を研究者がぶち打ち上げて、
製品化までには有象無象の障害に悩まされることになるんですねぇ。
Re:発表は良いから (スコア:1)
皆が恩恵にあずかりたいと思うのでしたら、開発は別のセクションに任せて研究に専念してもらった方がより恩恵に預かれます。
要素技術や基礎開発レベルのものを実用化しようとするのは大変な労力とコストがかかります。
その代わりに実用化、製品化に誰よりも早くたどり着けばそこには先行者利益があります。それを狙う人間はそれこそ無数に居ます。儲かるのなら人モノ金をを惜しまないっていう企業や金融機関も死ぬほど居ます。
学者が研究室のメンバーと大学の設備と投資予算でいくらがんばっても限界がありますし、その後の量産化なんて大学にとっては無用の長物。
餅は餅屋。そういうのはより手っ取り早い方々に共同開発なりで任せてしまってペイバックをもらった方が効率がいいです。