アカウント名:
パスワード:
共同開発は随分前に解消してて、今は製造設備も完全に分離しているわけで、非常にニッチな製品であることを踏まえると、一方が撤退すれば相対的に市場が増え、かつ価格競争も避けられるのでむしろIntel的には(Optaneを続けるなら)ありがたいのでは。Micronが将来性なしと判断したものをIntelが本気で維持するのかはわかりませんが。
SSD Cachingに学ばず小容量のままズルズル来てますからねぇ
いくら造り手が「コンセプトが違うのだよ」といったところでストレージとして大容量化し価格もこなれてこなければ普及の見込みはまったくなかったことのは製品出る前からわかりきっていたはずなんですがねぇ
不揮発RAMとしてもOptane MemoryもMRAM等もまるで伸びていませんし更にはAMD Memory Guardなどメモリ暗号化チップ搭載の流れが出てきていますし
このまま消えていくんじゃないですかねぇ
MRAMはプロセッサ内蔵のキャッシュのSRAMからの置き換えが本命ですから、ストレージとメインメモリの間に割り込もうとしているOptaneとは用途がまるっきり違います。他社の不揮発メモリーも今はマイコン内蔵のフラッシュの置き換えが本命ですから、マイコンの製造プロセスの微細化が進みフラッシュが事実上使えなくなるレベルに達する見込みである以上は開発と採用は止まりません。
なお、MRAMはSTT-MRAMにすれば記録密度も書き込み速度も解決と思っていたら、STT-MRAMでは書き込みの際に記録素子の絶縁層を破壊するため有限寿命である等問題が多数見つかりキャッシュには使えないと判明したため、絶縁層を破壊しないSOT-MRAMというのに開発が切り替わってやっと実験室で結果が出始めた段階です。
MRAMはせいぜい、オンパッケージL4Cacheくらいじゃないの?CPUのパッケージ内におおきめのL4が将来のせれてたらいいなみたいな
有力なのはプロセッサと同じダイに搭載のLast Level Cacheで通常L3です。ここは帯域と遅延より容量が効いてくる傾向が強く、製造上DRAMの様にロジックと混ぜるのが困難な訳ではないので、技術が固まったら一気に普及する可能性が高いです。今はまだ研究室のお話なので当分先の話ですが。
L1L2とレジスタは通常は使われない見込みですが、突然の電源断対策や待機時の消費電力を少しでも減らしたいという需要は多くはありませんが存在はするので、細々とマイコンに採用される可能性はあります。
より多くのコメントがこの議論にあるかもしれませんが、JavaScriptが有効ではない環境を使用している場合、クラシックなコメントシステム(D1)に設定を変更する必要があります。
アレゲは一日にしてならず -- アレゲ見習い
intelに痛手かなあ? (スコア:0)
共同開発は随分前に解消してて、今は製造設備も完全に分離しているわけで、
非常にニッチな製品であることを踏まえると、一方が撤退すれば相対的に市場が増え、かつ価格競争も避けられるので
むしろIntel的には(Optaneを続けるなら)ありがたいのでは。
Micronが将来性なしと判断したものをIntelが本気で維持するのかはわかりませんが。
Re: (スコア:0)
SSD Cachingに学ばず小容量のままズルズル来てますからねぇ
いくら造り手が「コンセプトが違うのだよ」といったところで
ストレージとして大容量化し価格もこなれてこなければ
普及の見込みはまったくなかったことのは
製品出る前からわかりきっていたはずなんですがねぇ
不揮発RAMとしても
Optane MemoryもMRAM等もまるで伸びていませんし
更にはAMD Memory Guardなど
メモリ暗号化チップ搭載の流れが出てきていますし
このまま消えていくんじゃないですかねぇ
Re: (スコア:5, 参考になる)
MRAMはプロセッサ内蔵のキャッシュのSRAMからの置き換えが本命ですから、ストレージとメインメモリの間に割り込もうとしているOptaneとは用途がまるっきり違います。
他社の不揮発メモリーも今はマイコン内蔵のフラッシュの置き換えが本命ですから、マイコンの製造プロセスの微細化が進みフラッシュが事実上使えなくなるレベルに達する見込みである以上は開発と採用は止まりません。
なお、MRAMはSTT-MRAMにすれば記録密度も書き込み速度も解決と思っていたら、STT-MRAMでは書き込みの際に記録素子の絶縁層を破壊するため有限寿命である等問題が多数見つかりキャッシュには使えないと判明したため、絶縁層を破壊しないSOT-MRAMというのに開発が切り替わってやっと実験室で結果が出始めた段階です。
Re: (スコア:0)
MRAMはせいぜい、オンパッケージL4Cacheくらいじゃないの?
CPUのパッケージ内におおきめのL4が将来のせれてたらいいなみたいな
Re:intelに痛手かなあ? (スコア:0)
有力なのはプロセッサと同じダイに搭載のLast Level Cacheで通常L3です。
ここは帯域と遅延より容量が効いてくる傾向が強く、製造上DRAMの様にロジックと混ぜるのが困難な訳ではないので、技術が固まったら一気に普及する可能性が高いです。
今はまだ研究室のお話なので当分先の話ですが。
L1L2とレジスタは通常は使われない見込みですが、突然の電源断対策や待機時の消費電力を少しでも減らしたいという需要は多くはありませんが存在はするので、細々とマイコンに採用される可能性はあります。