「NVIDIAの次世代モバイルCPUは4コア＋省電力コアの5コア構成」記事へのコメント

うまく読みとれなかった

[M-FalconSky (8868)]

コンパニオンコアは1つだけど、SMT的に4コアに見えるような工夫はあるのかな?
まあクロックが下ってきてる時なら動いてるメインコアは1つとかになってるとは思うけど、できれば低負荷でもまったく同じ動きすること自体を期待できるようにはなってほしい。

# まあ、問題はあんまりないようにしてるんだろう...

あと、コア間でのレジスタファイルの受渡しとか、コアのステータスの変化伝達はどうするんだろう...

--
M-FalconSky (暑いか寒い)

Re:うまく読みとれなかった

[Anonymous Coward]

負荷によってはメインコア1個動作ってのもありうるようだし、コンパニオンコアに限らず論理CPUに振られた仕事を物理コアに振り直す機構を持ってるんじゃないだろうか。
1コアで複数の論理CPUを提供して処理を回すってのはHTと同様の機構だし、物理CPU1個の論理CPU4個としてOSに認識させて回せばいいんじゃなかろうか。

ただ「物理CPUによる並列処理なら必要だけど論理CPUによる並列処理では必要ない」領域の同期を常にこっそりと取り続けるコストとか、論理CPUを想定して最適化したコードによるロスとかが生じるので、普通の物理CPU4つ構成よりはパフォーマンスは落ちる気がする。

あとARMは詳しくないんだけど・・・HTと同系統の論理CPUだと異なるメモリ空間で走ってるスレッドを同じCPUに投げ込めない、なんてことはないよね？
もし投げ込めないなら実用性ががくっと落ちてしまうはずだが…？

Re:うまく読みとれなかった

[Anonymous Coward]

メインの方は各コア独立で電源を落とせるようなので，
メインが1コアだけが動作している場合と
コンパニオンで動作している場合の違いがソフトから見えない
といった感じなのではないでしょうか？

何個のコアが動いている，というか何個のコアを動かす
ってのはOSが決めることだと思いますし