パスワードを忘れた? アカウント作成
796730 story
電力

NVIDIAの次世代モバイルCPUは4コア+省電力コアの5コア構成 28

ストーリー by headless
切替 部門より
あるAnonymous Coward 曰く、

NVIDIAは、「Kal-El」のコードネームで開発中のモバイル向け次世代クアッドコアプロセッサーに、低消費電力動作用の5つ目のコアが搭載されることを明らかにした(NVIDIAのブログ記事ITmediaの記事PC Watchの記事本家/.)。

5つのコアはすべてCortex A9コアを採用するが、「companion core」と呼ばれる5つ目のコアは低消費電力動作用に設計されており、500MHz以下の低クロック動作時にのみ有効になる。処理内容に応じてcompanion coreと1~4個のメインコアを切り替えて使用することで、現行のTegra 2よりも高い処理能力と低い消費電力を実現するという。コアの切り替えはプロセッサー内部で行われるため、既存のOSおよびアプリケーションを変更することなく利用可能だ。このほか、Kal-Elには新しい12コアのGPUが搭載され、Tegra 2の3倍のパフォーマンスが得られるとのこと。

今後このような「低消費電力コア」を持つデスクトップ用CPUも登場するのだろうか?

この議論は賞味期限が切れたので、アーカイブ化されています。 新たにコメントを付けることはできません。
  • コンパニオンコアは1つだけど、SMT的に4コアに見えるような工夫はあるのかな?
    まあクロックが下ってきてる時なら動いてるメインコアは1つとかになってるとは思うけど、できれば低負荷でもまったく同じ動きすること自体を期待できるようにはなってほしい。

    # まあ、問題はあんまりないようにしてるんだろう...

    あと、コア間でのレジスタファイルの受渡しとか、コアのステータスの変化伝達はどうするんだろう...

    --
    M-FalconSky (暑いか寒い)
    • レジスタとかはそのままで、命令を投げ込むパイプラインが切り替わるんじゃないか?

      親コメント
    • by Anonymous Coward

      PC watchには
      >コンパニオンコアとクアッドコアの切替はCPUの内部で自動的に行われる
      とありますので,OSからはいつも4コアに見えて,負荷が高まると自動で普通の4コアの方に移動するのでは?
      vSMPという名前がつけられてます。

      Itmediaに書かれているように
      >Companion CPU CoreとMain CPU Coresは、同時に有効になることはなく、一方だけが動作する。
      >そのため、それぞれのコアが利用する2次キャッシュメモリは共用され、
      >切り替え時にキャッシュメモリにあるデータの同期や整合を取る処理が必要ない
      ということのようです。

      つまり基本CPUだけで完結する省電力技術ということになるのではないでしょうか。
      普及のハードルは特にないでしょう。うまく考えられていますね。

    • by Anonymous Coward

      負荷によってはメインコア1個動作ってのもありうるようだし、コンパニオンコアに限らず論理CPUに振られた仕事を物理コアに振り直す機構を持ってるんじゃないだろうか。
      1コアで複数の論理CPUを提供して処理を回すってのはHTと同様の機構だし、物理CPU1個の論理CPU4個としてOSに認識させて回せばいいんじゃなかろうか。

      ただ「物理CPUによる並列処理なら必要だけど論理CPUによる並列処理では必要ない」領域の同期を常にこっそりと取り続けるコストとか、論理CPUを想定して最適化したコードによるロスとかが生じるので、普通の物理CPU4つ構成よりはパフォーマンスは落ちる気がする。

      あとARMは詳しくないんだけど・・・HTと同系統の論理CPUだと異なるメモリ空間で走ってるスレッドを同じCPUに投げ込めない、なんてことはないよね?
      もし投げ込めないなら実用性ががくっと落ちてしまうはずだが…?

      • by Anonymous Coward on 2011年09月23日 15時34分 (#2023693)

        メインの方は各コア独立で電源を落とせるようなので,
        メインが1コアだけが動作している場合と
        コンパニオンで動作している場合の違いがソフトから見えない
        といった感じなのではないでしょうか?

        何個のコアが動いている,というか何個のコアを動かす
        ってのはOSが決めることだと思いますし

        親コメント
    • by Anonymous Coward

      アプリやドライバレベルじゃ複数コア使うことが前提なコーディングができないんじゃないの?
      コアをいくつ使うのかはOSだけがコントロールするようにしないと省電力化が複雑になりすぎるから
      OSは必要に応じてコア数をコントロールし、それが1コアになったときさらにアイドル比率が高まればCPU内部でコンパニオンコアへの切り替えが行われる、って感じならスケーラブルに省電力化出来そうだし

  • by w1allen (21025) on 2011年09月23日 15時20分 (#2023688)

    そんなに沢山のコアが必要なんでしょうか?教えて、エライ人。

    • by Anonymous Coward

      妹が1人よりも12人いたほうがいいってことです。

      • by ef (25263) on 2011年09月23日 20時10分 (#2023807)
        エルピー・プル?
        親コメント
      • by d02 (43010) on 2011年09月24日 0時46分 (#2023895)

        全員がごきげんがよいというわけでもないのが妹12人の問題だと思う。
        全部ごきげんに稼働しているとしても、中にはドジっ子とか天然ボケとか
        ヤンデレとかいった、ごきげんに稼働されるとハタ迷惑な属性もあるので、
        ヘテロジニアスなマルチコア構成は難しいのではないか?と思う。

        12のマルチであっても、HMX-12なら問題ないのかもしれません。

        親コメント
  • 何もイベントが無いときは、省電力コアで動かして、イベントが発生したときは、通常コアを起動する。
    そういう使い方をすれば、OS に手を加える必要はあまり無いかもね。
    • by Anonymous Coward

      そこがPCとケータイの違いで、PCはスリープ時はほとんど何もやらないけど、ケータイはUI関連以外は働いたままと言う大きな差が。

  • by Anonymous Coward on 2011年09月23日 15時38分 (#2023697)

    1コアによる性能アップが頭打ちになり
    マルチコアによる性能アップが図られる
    ようになった。それからしばらくして
    省エネが重要なスマートフォンが
    普及してくるなんて都合が良すぎる。

    むしろモバイル端末の普及も見越して
    マルチコア化が図られたのだろうか?

    • 1コア頭打ちは物理的に仕方ないからマルチに移るのは自然ですよね。
      スマホは当初シングルコアだったからマルチを見越して開発したわけではないのでは?
      CPU作るほうとしてはスマホ普及しそうで沢山売れるものってことでモバイル用途のマルチコアの開発を進めたんでしょう。

      でもまぁ丁度いい具合にスマホOSとマルチコアの時代がマッチしましたよね。今後が更に楽しみです^^

      親コメント
  • by Anonymous Coward on 2011年09月23日 16時17分 (#2023712)

    x86のチップセットや下位GPUから追い出されなきゃNVIDIAもここまでTegraには入れ込まなかったんじゃないかと思う。
    それで本丸Windowsの客を奪われることになったら世話ないわ。

    • Intelの予想だと2013年にはHPC向けに出荷されるCPUの数が、コンシューマ向けのCPUの出荷数を超えてくると考えているそうです。
      当然HPCに使われるXeonなどの方がダイがでかいですし価格も違いますから、割かれるラインの数や収益ベースではさらにHPCに偏ることでしょう。

      またコンソールではすでに性能は飽和しており激しい価格競争にさらされつつありますが、HPCはもちろん、サーバ分野、クラウドの向こう側ではより高い性能が要求されており、まだまだ付加価値で勝負できます。

      なので、Intelはもうコンシューマ、PC市場やWindowsにこだわる必要はない、そんなレッドオーシャンはそこそこにして、新たなブルーオーシャンに旅立とうとしているのかもしれません。
      NVIDIAやAMDもその市場を狙ってはいるようですが、AMDはあの有様、nVidiaはGPGPU/CUDAはともかく、nVidia自身もARMでは勝てると思ってないようで、ブラフで投げられたメッセージでも「GPUをまとめる役割としてARM CPUを使ってHPC」といった表現にとどめていますし、まだまだIntelにとってブルーオーシャンといえるでしょう。最近ではIntel CPU向けOpenCLや超メニーコアCPUを準備するなど、こちらではnVidiaの領域ですら追い落とそうとしていますし。(とはいえ、まだまだ全然GPUの領域を侵すほどには至っていないが…)

      親コメント
    • by Anonymous Coward

      昔、IntelはDRAMも作っていましたが、日本メーカーとの競争に負けた結果 DRAMを切り捨て、
      CPUに注力することになり、今日につながることになったとか。

  • by Anonymous Coward on 2011年09月23日 17時33分 (#2023749)

    IntelにしてもAMDにしても、本丸のデスクトップ市場用CPUを食い荒さないように、AtomやZacateはありえない程に低性能に制限されていた。
    ところが今回発表されたKal-Elによって、これからはそういうわけにも行かなくなってしまった。
    特にIntelにとっては大打撃だろう、なにしろIon非搭載のAtomなどHD動画の再生ひとつままならない、ところが今回の相手はそのIonの供給元なのだから。
    AMDに対して絶対的な性能で勝ってからは、AMDの6コアに対し4コアSMTで対抗し勝利などと、のらりくらりと進化の歩みを遅くしていたIntelだが、NVIDIAにはどう対処するのだろうか?

    今回の件でARM市場が俄然面白くなってきた。
    ARM Linuxの動向からも目が離せない。

    • 確かに見物だよね。CPU開発競争をヲッチ出来る訳だし。

      ATOMやZacateがしょぼいのは、制限を加えたからではなくて
      そういう風にしか作れなかっただけだと思う。

      また、AMDも好きで後塵を拝してる訳じゃないし、
      ブルドーザーの実パフォーマンスはまだまだ不明。
      どうなるかはまだわからんよっ!

      Intelがここ最近追われる身というのは、返してみればまだ王者とも取れる。
      CISC VS RISCみたいに、高消費電力CPUの省電力化と
      省電力CPUの高性能化の争いが始まっているだけ。
      俺らも先人達のようなCPU開発競争のワクテカを味わえる訳だ。
      ほんと楽しみだよね。

      --
      PCにECC Unbufferメモリを利用するのはもう無理かもしれない。
      親コメント
      • by T.SKG (20663) on 2011年09月24日 15時59分 (#2024071) 日記

        遠い昔、Intel、Microsoftに対抗し、IBM、アップルコンピュータ、モトローラはAIM連合を作って
        PowerPCや その上で動くOSなど開発してましたが、結局、本丸と言える処はとれませんでしたね。

        今回は、新大陸とでも言うべき携帯電話で既に地歩を固めて来たARM陣営と、旧大陸のIntelの戦いです。
        ソフトに関しては MicrosoftもGoogleも一応中立というか日和見のようですから、見物ですね。

        親コメント
  • by Anonymous Coward on 2011年09月24日 2時33分 (#2023922)

    負荷に応じた動的なコアの増減なんてのは
    以前から実現しているものに過ぎないわけで。

    プロセスルールも変わっていない以上、今回の件は
    「実装複雑性を上げて、今までより性能落としてより省電力にできるように”も”した」
    以上の意味を持たないようにも思えてしまいます。

    たとえば、デュアルコアのTegra2のときならほどほどに十分、
    今回のシングルコンパニオンコアではちょっと処理性能が足りない、
    Tegra3のメニイコアへの遷移とコンパニオンコアへの遷移を繰り返す、
    なんて負荷状態ですと、
    Tegra3のほうが処理の複雑性が増える分消費電力全体としては悪化もありえるでしょう。

    そこで、
    ・理想的にコンパニオンコアだけで十分(=Tegra2より有利な部分のみ)
    ・理想的にメニイコアを2つ~3つくらい使う負荷(=Tegra2より不利にならない部分のみ)
    ・理想的にメニイコアをフル稼働させる負荷(=Tegra2より有利な部分のみ)
    などの前提でTegra2と比較してるわけです。
    でもそれって、
    行き過ぎたカタログスペック至上主義が現実を無視して数字だけ伸ばしてる、
    実際の利用者が得られるものは実は向上していない、のと同じに見えますねぇ。

  • by Anonymous Coward on 2011年09月24日 11時17分 (#2023983)

    メインcore1個稼動でクロックを下げるだけじゃだめなん?

    • by T.SKG (20663) on 2011年09月24日 15時08分 (#2024058) 日記

      初めから性能より消費電力を重視して設計して、低消費電力のトランジスタで作れば、
      絶対性能は劣っても、性能当たりの消費電力をぐっと下げることが出来ます。

      絶対性能は性能重視の4つのコアで、待機時は低クロックのメインコア1個よりさらに
      低消費電力の専用コアに、ハードウェアで自動的に切り換えて使う。このことで、
      従来より高い絶対性能と、従来のARM並みの低い待機時の消費電力を両立させるものです。

      親コメント
    • by NAZZ (13040) on 2011年09月24日 15時11分 (#2024060) 日記

      高速タイプに設計されたコアのクロックを落としても低消費電流にする限界があるので、
      CPU面積が増えてもいいから低消費電流特化コアを追加したのが今回のCPUです。

      #TIのOMAPも通常用高速ARMと低速用ARMの構成になってるのがあったはず

      親コメント
typodupeerror

犯人は巨人ファンでA型で眼鏡をかけている -- あるハッカー

読み込み中...