限界を迎える平面型NANDフラッシュメモリの製造プロセス縮小 28
ストーリー by hylom
限界へ 部門より
限界へ 部門より
あるAnonymous Coward 曰く、
さまざまなデバイスに使われているNAND型フラッシュメモリだが、平面構造での微細化は限界を迎えたという話が出ている(COMPUTERWORLD、Slashdot)。
日本語での解説としては微細化に見切りをつけて3次元化するフラッシュメモリという記事が詳しいが、現在実用化されている15~16nmプロセスよりもさらに縮小された製造プロセスは「性能の向上と経済的な利益をもたらさない」という。そのため、東芝やサンディスク、Intel、Micronなどは今後、セルを立体的に積み上げていく技術や「3D ReRAM」といった分野に開発リソースを振り分けることになる。
先日、インテル・マイクロン連合は新型メモリの発表、東芝とサンディスクも48層積層プロセスを用いた256ギガビット3次元フラッシュメモリの発表を行っている。
なお、従来の平面型NANDフラッシュメモリも小容量分野の需要がある以上、引き続き製造は行われるだろうとしている。
小さきゃ良いってもんじゃ無い (スコア:0)
マイクロSDカードとか小さすぎて取り扱いにくくて困る
SDカードの中にマイクロSDカードをそのまま内蔵してSDカードと言って売ってるし、
そんなことしないでSDカードのサイズ一杯まで使えばもっと容量増やせるんじゃないの?
Re:小さきゃ良いってもんじゃ無い (スコア:1)
半導体製品の価格には色々な要素が含まれますが、シリコンウェハ一枚から何個作れるか?は大きな要素です。
加工技術を向上させ、トランジスタ素子や配線を小さく作り、同じ1bitのメモリを構成するのに必要なウェハ上の面積を半分すれば、同じウェハから二倍のメモリを作ることができます。途中の手間がほとんど変らないのであれば、生産性は二倍です。
半導体業界は、過去40年間、およそ18~24ヶ月ごとに、面積当たり二倍の素子が作れるよう加工技術を向上させてきました。おかげで大容量なメモリが安く利用できるようになりました。「ムーアの法則」で検索してみて下さい。
しかし残念ながら、半導体加工技術にも限界が見え始め、そう簡単に素子の寸法を縮小することができなくなって来ました。このタレコミの話題は、素子を積み重ねた構造にすることで、面積当たりの素子の数を稼ぐというものです。
仰るようにメモリカードサイズの中一杯にメモリを詰めて容量を稼いだ商品は、それぞれの時代にも存在しますが、そういったものは、おいそれと購入できるような価格ではありません。
Re: (スコア:0)
SDカードの中にマイクロSDカードをそのまま内蔵してSDカードと言って売ってるし
つまりこの分野においては「小は大を兼ねる」がその逆はない。
小さいは正義ってこと。
Re: (スコア:0)
いまSDカードの最大容量は512GBで14万円。
個人的には容量の限界の前にお金が足りないなあ。
しかし3D化でなんで安くなるんだろう。
半導体ってダイサイズでコストが決まってくるって聞いたけど、3D化ってことはウェハーを何層にも重ねるってこと?
面積的には有利として、コストはなんで下がるのだろう?
Re: (スコア:0)
> 3D化ってことはウェハーを何層にも重ねるってこと?
最初はそういう方式を検討していたけど、それではコストが下がらないので
東芝が頭のいい方法を考えた(でも結局作るのが難しくて歩留まりが上がらない)、
という話がタレこみのリンク先にも書かれているので、読んでみんじゃい。
Re: (スコア:0)
読んでみたところ、何層にしても一番高い露光のコストは一定なのが売りみたい。
露光はコスト高にならないとして、ウェハーのコストは層が増える分は上がりそう。
つまり露光のコスト > ウェハーのコスト だから3D化で容量を増やすことはコスト的にペイするってことなのかな。
Re: (スコア:0)
ペイしないから2007年に方式を発表したのに、8年もの間量産化できなかった。
製造方法は複雑化するんだから、容量当たりの単価はプレナータイプにどうやっても追いつかない。
だから、常識的な考えを持っているなら、プレナータイプの微細化が壁に突き当たってからが3D NANDの出番。
割高になっても、プレナーNANDでは到達できない領域に行けるという存在意義がある。それが今年だった。
常識的に進めなかったのはSAMSUNG。プレナーNAND微細化技術にまだ余裕があった2013年時点で、3D NANDの量産品を出してきた。
さすが、大型有機ELテレビやブルー相液晶テレビなど、無理めの技術も果敢に市場投入する恐れ知らずのSAMSUNG。
Re: (スコア:0)
> 常識的に進めなかったのはSAMSUNG。
当時はインテルの真似をしてファンの法則とか言っていたから、なんとしても容量を増やしたかったのでは?
最初はDRAMの方で進んでいたプロセスをフラッシュに持ってくるだけだったから、そりゃ容量増大のペースは速かったろうよ。
でもな、すぐに先端プロセスに追い付いてペースが鈍ることまで考えないのかねぇ。
まあ、半導体の巨人ぶりたく、思い付きで適当なことを言っていたんだろうけどさ。
Re: (スコア:0)
>当時はインテルの真似をしてファンの法則とか言っていたから、なんとしても容量を増やしたかったのでは?
なんか不安。
Re: (スコア:0)
層を重ねる度に露光機を通す必要がないし、ずっと安いチャンバーなんかの数を揃えるだけで
パイプライン処理することを考えるだろうから、コスト的スループット的に結構お得かも。
Re: (スコア:0)
NAND型フラッシュメモリにパイプラインを乗せてどうするのだ。
Re:小さきゃ良いってもんじゃ無い (スコア:1)
いや多分そうじゃなくて製造プロセスの話では?
#違ったらごめん。専門外
Re: (スコア:0)
製造ラインに必要な層数分のチャンバーを並べて順番にウェハーを流していくことだろう
Re: (スコア:0)
いやウェハは一枚では?
今までも一枚のウェハの上に加工をすることで多層構造を作ってたはずです。
コストがペイするのは小型化・部品数削減要求が新技術のコストを上回った時。
Re: (スコア:0)
サムスンが3月に32層、東芝が今回48層を発表したけど、歩留まりの問題はある。
Re: (スコア:0)
スマホやデジカメにも使えるmicroSD!
「マイクロSDカードとか小さすぎて取り扱いにくくて困る」
…じゃあ従来用にSDサイズもご用意!
「そんなことしないでSDカードのサイズ一杯まで使えばもっと容量増やせるんじゃないの?」
…それでどんだけ値段が上がってもちゃんと買うのか?
Re: (スコア:0)
自己紹介いいから
限界を迎えるHDDの微細化(n回目) (スコア:0)
クラークの第一法則は偉大だなあ。
Re: (スコア:0)
~のできました
~のできます
~のできません
は信用するな、ってやつですね
(~にはそれぞれ違う何かがはいります)
#違う
HBM (スコア:0)
きっとそのうち、VRAMはいうまでもなく、メインメモリもそのうちHBM化されて、メインメモリを増設する楽しみもなくなるのでしょうね。
Re:HBM (スコア:2)
当面はレイテンシとコストと性能と積載量制限の兼ね合いでHPC向けとVGAだけじゃないかなー。
AMD/APUもHBM2世代では出てこないみたいだし。
Re: (スコア:0)
増設する気が起きないくらい最初から積んであれば問題ありません。
1TBくらい積んでおけばよろしいでしょうか?
♯ハイバネーションにどれくらい時間かかるんだろう
Re: (スコア:0)
必要メモリが搭載量一杯&超えてくるアプリが出てくるさ。
Re: (スコア:0)
どうだろ…バリュー帯のプロセッサではHBMで積まれる分はiGPU用のVRAM分を除くとせいぜい4GB程度で、OSカーネルやVolatileキャッシュが優先的に乗っかる特権領域に割り当てられるんじゃないかという気も。
NANDぁって~! (スコア:0)
NANDの話で統一してるけど
「IntelとMicron、“NANDより1000倍速い”新不揮発メモリ技術」
ってことはひとくくりにNANDとしちゃあかんような
Re: (スコア:0)
NANDってのはメモリ素子をNAND接続にしているからそう呼ばれているだけ。
フラッシュにはNOR接続のものもあるし、フラッシュじゃないメモリでもNANDな接続しているものもあるし、ANDなのもある。
Re: (スコア:0)
前半はいいとして、ANDって何よ。