アカウント名:
パスワード:
NANDより1000倍高速で書き換え回数も1000倍多いDRAMより10倍高密度
これが実現できてたら、ちょっとはNANDフラッシュから移行が進んだかも
DRAMがまだソケットで外付けできているうちは流行らないかもね。
AIや内蔵GPUの要求で更なる性能が必要になるとDRAMをソケットで接続するのが難しくなる。(据え置きゲーム機は基板直付けでch当り1つで接続されているからGDDRメモリをメインメモリとしても使える。)10年後くらいに、基板直付けやCPUチップ内のHBMなんかが採用されてDRAMが4次キャッシュ化したら、空いた場所にDRAM-ストレージ間のギャップを埋める新たなメモリのソケットが生えて来るんだよ。多分…
新しく生えるソケットは結局現在のDRAMかやや低いくらいの帯域になるんじゃなかろうか。ただしエラー訂正と暗号化が標準で施されるだろう。NANDの場合、帯域は並列化すれば何とでもなるかも知れないが、書き換え回数制限がネックになるだろうね。せめて100倍くらい欲しい。
DRAMについていうと、もう何年もしないうちに外付けできなくなると思うよ。最大に見積もっても10年は持たない。一応DDR5はモジュールで販売開始されるけど、あまりにも無理がありすぎて途中で消えるかもしれない。
ノートPCではLPDDR4でも今は直付け主体になってきたし、AppleM1なんかはスマホと同じでCPUとオンパッケージ。モジュール式のDDR4だとゲーミングPCで高いOCメモリ買って、電圧盛ってやっとデータレート4000MHz。最新のノートは直付けでLPDDR4X-4266が主流になってきて帯域逆転されてる。
ざっくり10年って書いてみたけど確かに持たんかもしれんね。
とりあえずDRAMの規格としてch当りソケット1本にするところから始めるのかな(基板は既にあるよね)。現状、パターン枝分かれ+1本と2本で変化するインピーダンスに対応することで相当信号的に荒れるのを何とか抑え込んでる感があるし、4chにすれば帯域広くなって多コアに合致する…が基板の層数が増えて高価になるので2ch(ソケット2本)の安物と4ch(LGA2066とかsTRX4みたいなソケット4本)の高性能で別れるかも。
一時期あったRDRAMのように一筆書き+挿さないところをダミーにすればch当り複数本可能かもしれないけれど…そう言えば、RDRAMの特許って時期的に切れたかな。
私は数年に1台PCを自作で組んでるが、そもそも未だにCPUがソケットってもの何だかすごいなと。そのうち部品を自由に選べる幸せも少しづつ削られてしまいそうでちょっと寂しい。でも新しいメモリには期待してる。
単純に信号線の距離が長いとか、コネクタでのインピーダンス不整合が原因なので、ソケットを2個から1個に減らしても根本的には解決しないんですよね。周波数上げられないのが一つの問題で、もう一つ大きいのが電力の問題。
今年のISSCCの発表見ても、オンパッケージの通信は力入れててどんどん電力効率上げる発表が出るけど、ソケットのDDR向けは皆無です。もうメーカー側は見限ってて、改良する気もないと思う。
読んでくれたのね。オフトピになってきたけど…
>単純に…解決しないんですよね。信号のこと「だけ」考えれば確かにその通りwなんだけどコネクタとかソケットってそういうもの!信号の質を妥協して、交換や増設等の自由度を高めるものでしょ?信号だけ考えたら最初からコネクタやらソケットやら要らない。だから、理論的に無理のあるところの枝分かれ(挿してなければスタブになる)や、1本の時と2本の時の終端抵抗の違い(インピーダンスを合わせようもない)から排除かなと、ね。4ch化ならまだ何とか総転送速度150GBytes/s(ベンチで100GBytes/s位か?)
続けるのも何なので一個だけ。>1本の時と2本の時の終端抵抗の違い(インピーダンスを合わせようもない)
DDR4ではアクティブターミネーションとトレーニングである程度解決してますよ。ソケット2個の場合、必ず遠い側から刺す必要がありますが、遠い側に1枚だけ刺せば途中の空きソケットは若干のスタブにはなっても、大きな影響は出ません。単純に距離が遠いのと、接続している側のコネクタのインピーダンス不整合が問題です。
2枚刺したら遠い側の終端抵抗だけが有効になります。その場合は送信端+終端での整合になり、途中のメモリはぶら下がるだけです。途中のメモリモジュールがスタブになりますが、それもアクティブターミネーションで調整します。
色々と努力していてがんばってはいるのです。でも物理的な距離や配線の容量起因の消費電力だけは如何ともしがたく、先が無いのです。
>ソケット2個の場合、必ず遠い側から刺す必要がありますが、遠い側に1枚だけ刺せば途中の空きソケットは若干のスタブにはなっても、大きな影響は出ません。
高速バスは基本1対1だし、実際にch当り1本挿しと2本挿しで差がでる。マザボのスペック表とかに一時期スロットはおろかランク数で転送速度区別されていたし、今でもサポートメモリの表中に4本セット売りのモジュールが2本までしか認定をもらってないものが混ざってたりする(よく見ないと怖い。)実際にオシロの波形とか変わっちゃうし。どっちかに寄れば残りが崩れる。
ちなみにソケット無しでの枝分かれ
より多くのコメントがこの議論にあるかもしれませんが、JavaScriptが有効ではない環境を使用している場合、クラシックなコメントシステム(D1)に設定を変更する必要があります。
アレゲはアレゲを呼ぶ -- ある傍観者
謳い文句ほどの性能でなかったから (スコア:0)
NANDより1000倍高速で書き換え回数も1000倍多い
DRAMより10倍高密度
これが実現できてたら、ちょっとはNANDフラッシュから移行が進んだかも
Re: (スコア:1)
DRAMがまだソケットで外付けできているうちは流行らないかもね。
AIや内蔵GPUの要求で更なる性能が必要になるとDRAMをソケットで接続するのが難しくなる。(据え置きゲーム機は基板直付けでch当り1つで接続されているからGDDRメモリをメインメモリとしても使える。)10年後くらいに、基板直付けやCPUチップ内のHBMなんかが採用されてDRAMが4次キャッシュ化したら、空いた場所にDRAM-ストレージ間のギャップを埋める新たなメモリのソケットが生えて来るんだよ。多分…
新しく生えるソケットは結局現在のDRAMかやや低いくらいの帯域になるんじゃなかろうか。ただしエラー訂正と暗号化が標準で施されるだろう。NANDの場合、帯域は並列化すれば何とでもなるかも知れないが、書き換え回数制限がネックになるだろうね。せめて100倍くらい欲しい。
Re:謳い文句ほどの性能でなかったから (スコア:0)
DRAMについていうと、もう何年もしないうちに外付けできなくなると思うよ。
最大に見積もっても10年は持たない。
一応DDR5はモジュールで販売開始されるけど、あまりにも無理がありすぎて途中で消えるかもしれない。
ノートPCではLPDDR4でも今は直付け主体になってきたし、AppleM1なんかはスマホと同じでCPUとオンパッケージ。
モジュール式のDDR4だとゲーミングPCで高いOCメモリ買って、電圧盛ってやっとデータレート4000MHz。
最新のノートは直付けでLPDDR4X-4266が主流になってきて帯域逆転されてる。
Re: (スコア:0)
ざっくり10年って書いてみたけど確かに持たんかもしれんね。
とりあえずDRAMの規格としてch当りソケット1本にするところから始めるのかな(基板は既にあるよね)。現状、パターン枝分かれ+1本と2本で変化するインピーダンスに対応することで相当信号的に荒れるのを何とか抑え込んでる感があるし、4chにすれば帯域広くなって多コアに合致する…が基板の層数が増えて高価になるので2ch(ソケット2本)の安物と4ch(LGA2066とかsTRX4みたいなソケット4本)の高性能で別れるかも。
一時期あったRDRAMのように一筆書き+挿さないところをダミーにすればch当り複数本可能かもしれないけれど…そう言えば、RDRAMの特許って時期的に切れたかな。
私は数年に1台PCを自作で組んでるが、そもそも未だにCPUがソケットってもの何だかすごいなと。そのうち部品を自由に選べる幸せも少しづつ削られてしまいそうでちょっと寂しい。でも新しいメモリには期待してる。
Re: (スコア:0)
単純に信号線の距離が長いとか、コネクタでのインピーダンス不整合が原因なので、ソケットを2個から1個に減らしても根本的には解決しないんですよね。
周波数上げられないのが一つの問題で、もう一つ大きいのが電力の問題。
今年のISSCCの発表見ても、オンパッケージの通信は力入れててどんどん電力効率上げる発表が出るけど、ソケットのDDR向けは皆無です。
もうメーカー側は見限ってて、改良する気もないと思う。
Re: (スコア:0)
読んでくれたのね。オフトピになってきたけど…
>単純に…解決しないんですよね。
信号のこと「だけ」考えれば確かにその通りwなんだけどコネクタとかソケットってそういうもの!信号の質を妥協して、交換や増設等の自由度を高めるものでしょ?信号だけ考えたら最初からコネクタやらソケットやら要らない。だから、理論的に無理のあるところの枝分かれ(挿してなければスタブになる)や、1本の時と2本の時の終端抵抗の違い(インピーダンスを合わせようもない)から排除かなと、ね。4ch化ならまだ何とか総転送速度150GBytes/s(ベンチで100GBytes/s位か?)
Re: (スコア:0)
続けるのも何なので一個だけ。
>1本の時と2本の時の終端抵抗の違い(インピーダンスを合わせようもない)
DDR4ではアクティブターミネーションとトレーニングである程度解決してますよ。
ソケット2個の場合、必ず遠い側から刺す必要がありますが、遠い側に1枚だけ刺せば途中の空きソケットは若干のスタブにはなっても、大きな影響は出ません。
単純に距離が遠いのと、接続している側のコネクタのインピーダンス不整合が問題です。
2枚刺したら遠い側の終端抵抗だけが有効になります。
その場合は送信端+終端での整合になり、途中のメモリはぶら下がるだけです。
途中のメモリモジュールがスタブになりますが、それもアクティブターミネーションで調整します。
色々と努力していてがんばってはいるのです。
でも物理的な距離や配線の容量起因の消費電力だけは如何ともしがたく、先が無いのです。
Re: (スコア:0)
>ソケット2個の場合、必ず遠い側から刺す必要がありますが、遠い側に1枚だけ刺せば途中の空きソケットは若干のスタブにはなっても、大きな影響は出ません。
高速バスは基本1対1だし、実際にch当り1本挿しと2本挿しで差がでる。マザボのスペック表とかに一時期スロットはおろかランク数で転送速度区別されていたし、今でもサポートメモリの表中に4本セット売りのモジュールが2本までしか認定をもらってないものが混ざってたりする(よく見ないと怖い。)実際にオシロの波形とか変わっちゃうし。どっちかに寄れば残りが崩れる。
ちなみにソケット無しでの枝分かれ