アカウント名:
パスワード:
EMCとか、放射ノイズ抑えるのもいよいよ大変になってきそう配線長が効率的なアンテナにならないようにとか、電磁界シミュレーション必須設計大変だな
DIMMの形で外部モジュールにするのもどのくらいの周波数までいけるんですかね。接点で信号の反射がナントカカントカとも聞いたことがあります。CPUのソケットも何GHzとかよく通せるなと。
電気的特性を考えれば全部BGAにしてしまいたいところでしょうが、オレの自作PC趣味のためにも頑張っていただきたいです。
あまり詳しくないので、CPU内部はnm単位の配線間隔でGHzの高周波を流しているのに信号が隣の線に干渉したりしないのだろうかという疑問をけっこう前から持っています。
プロセスルールが小さくなると、トランジスタが小さくなり、スイッチングに必要な電流が少なくなります。すると、配線から生じるマイクロ波の電力(電圧x電流)も小さくなり、影響が生じる配線間隔は短くなります。つまり、プロセスルールが短くなることは、干渉においてむしろメリットとして働きます。
とはいえ、それだけではなく、色々な技術が使われています。
- 銅配線(＋バリアメタル) …伝送線路のR削減。- Low-K 絶縁体 …伝送線路のC削減。- ストリップライン配線 …高速伝送線路の実現。- 差動伝送 …クロストーク対策。- インピーダンスマッチング - 反射対策。- 配線長の統一 …パラレル伝送部分での同期。- 低電圧化 …一長一短。高いとトランジスタ動作が早く、低いと高周波・熱で有利。などなど
現在に至るCPUの小型化・高周波化の基礎が出揃ったのは、90年代後半、数百MHzの頃でしょうか。当時、IBMが銅配線やLow-K、SOI 絶縁技術を用いたPowerPC量産を確立したのが印象に残ってます。2000年頃、x86では、180nmでAMD銅配線、Intelアルミ配線でGHzを達成し、その後数年の内に、プロセスルール90nmで現在とほぼ同じ3.xGhzになりましたが、使っている技術はIBMと同様でした。7nmの実現も、IBMのtCoSFBバリアメタル技術が用いられているという噂 [eetimes.jp]もあるし、プロセス微細化でのIBMの存在感は、今も大きいのでしょう。
トランジスタが小さくなればスイッチング電力が小さくなりますが、配線が細く薄くなって配線間の結合容量が減る影響も大きいです単純に配線間隔だけが小さくなると容量は増えるはずですが、今のところスケーリング則によるデバイスの性能向上はちゃんと成り立っています
しないわけがない。動くように作るんです。
その疑問はもっともで、何も考えないとバスの同時スイッチングで隣接する信号が化けるとかスピードが遅い時代から普通にあります。いろいろとノウハウがあってレイアウトを工夫するなどして回避しています。
高周波だと影響が大きくなるかどうかは、アンテナによる共振が起きるかどうかに依ります。1GHzでの波長は30cm。誘電率やらいろいろ考慮しても、1cm未満ではアンテナの効果は小さいです。なので1GHzの信号を扱う時、配線が短いIC内部では電波としての振舞をそれほど気にしないでもいいです。一方、配線が長いプリント基板ではとても影響が大きいです。
#3853562 に書かれてる内容は根本からおかしいので、読み飛ばした方がいいです。一例だけ上げると、放射される電波の強さは(電圧x電流)ではなく、(電流の傾き=dI/dt)に依存します。なので微細化してスイッチング速度が上がると、電流の傾きが上がるので放射電界は増えます。後半に書かれてるのも全部高速化と電力削減の技術で、配線干渉とは直接関係ありません。
より多くのコメントがこの議論にあるかもしれませんが、JavaScriptが有効ではない環境を使用している場合、クラシックなコメントシステム(D1)に設定を変更する必要があります。
計算機科学者とは、壊れていないものを修理する人々のことである
動作させるのと同時に (スコア:0)
EMCとか、放射ノイズ抑えるのもいよいよ大変になってきそう
配線長が効率的なアンテナにならないようにとか、電磁界シミュレーション必須
設計大変だな
Re: (スコア:0)
DIMMの形で外部モジュールにするのもどのくらいの周波数までいけるんですかね。接点で信号の反射がナントカカントカとも聞いたことがあります。
CPUのソケットも何GHzとかよく通せるなと。
電気的特性を考えれば全部BGAにしてしまいたいところでしょうが、オレの自作PC趣味のためにも頑張っていただきたいです。
Re:動作させるのと同時に (スコア:1)
あまり詳しくないので、CPU内部はnm単位の配線間隔でGHzの高周波を流しているのに信号が隣の線に干渉したりしないのだろうかという疑問をけっこう前から持っています。
うじゃうじゃ
Re:動作させるのと同時に (スコア:2, 参考になる)
プロセスルールが小さくなると、トランジスタが小さくなり、スイッチングに必要な電流が少なくなります。
すると、配線から生じるマイクロ波の電力(電圧x電流)も小さくなり、影響が生じる配線間隔は短くなります。
つまり、プロセスルールが短くなることは、干渉においてむしろメリットとして働きます。
とはいえ、それだけではなく、色々な技術が使われています。
- 銅配線(＋バリアメタル) …伝送線路のR削減。
- Low-K 絶縁体 …伝送線路のC削減。
- ストリップライン配線 …高速伝送線路の実現。
- 差動伝送 …クロストーク対策。
- インピーダンスマッチング - 反射対策。
- 配線長の統一 …パラレル伝送部分での同期。
- 低電圧化 …一長一短。高いとトランジスタ動作が早く、低いと高周波・熱で有利。
などなど
現在に至るCPUの小型化・高周波化の基礎が出揃ったのは、90年代後半、数百MHzの頃でしょうか。
当時、IBMが銅配線やLow-K、SOI 絶縁技術を用いたPowerPC量産を確立したのが印象に残ってます。
2000年頃、x86では、180nmでAMD銅配線、Intelアルミ配線でGHzを達成し、その後数年の内に、
プロセスルール90nmで現在とほぼ同じ3.xGhzになりましたが、使っている技術はIBMと同様でした。
7nmの実現も、IBMのtCoSFBバリアメタル技術が用いられているという噂 [eetimes.jp]もあるし、
プロセス微細化でのIBMの存在感は、今も大きいのでしょう。
Re: (スコア:0)
トランジスタが小さくなればスイッチング電力が小さくなりますが、配線が細く薄くなって配線間の結合容量が減る影響も大きいです
単純に配線間隔だけが小さくなると容量は増えるはずですが、今のところスケーリング則によるデバイスの性能向上はちゃんと成り立っています
Re: (スコア:0)
しないわけがない。
動くように作るんです。
Re: (スコア:0)
その疑問はもっともで、何も考えないとバスの同時スイッチングで隣接する信号が化けるとかスピードが遅い時代から普通にあります。
いろいろとノウハウがあってレイアウトを工夫するなどして回避しています。
Re: (スコア:0)
高周波だと影響が大きくなるかどうかは、アンテナによる共振が起きるかどうかに依ります。
1GHzでの波長は30cm。誘電率やらいろいろ考慮しても、1cm未満ではアンテナの効果は小さいです。
なので1GHzの信号を扱う時、配線が短いIC内部では電波としての振舞をそれほど気にしないでもいいです。
一方、配線が長いプリント基板ではとても影響が大きいです。
#3853562 に書かれてる内容は根本からおかしいので、読み飛ばした方がいいです。
一例だけ上げると、放射される電波の強さは(電圧x電流)ではなく、(電流の傾き=dI/dt)に依存します。
なので微細化してスイッチング速度が上がると、電流の傾きが上がるので放射電界は増えます。
後半に書かれてるのも全部高速化と電力削減の技術で、配線干渉とは直接関係ありません。