アカウント名:
パスワード:
「ムーアの法則とCMOSの将来は揺るがない」(2016/2/2) [impress.co.jp]
ダイサイズのほうを大きくすればいいよ
ムーアの法則勉強して来い
そうだね、ムーアの法則にのっとる利点は、トランジスタの数を指数関数的に増やせること。感覚的にはこの四半世紀でプロセスルールは 1/100, つまり1万倍のトランジスタを同一面積に詰め込めるようになった。ダイサイズを大きくするとか縦に積むとかではせいぜい線形にしか増やせないし、コストもかかるもんだよ。
ネタにマジレスされるとは思わんかったわwww
でも、ムーアの法則に「密度」の定義はないよ本来「チップ当たり」のトランジスタ数だからねhttps://ja.wikipedia.org/wiki/%E3%83%A0%E3%83%BC%E3%82%A2%E3%81%AE%E6%... [wikipedia.org]
あなたが張ったリンクのすぐ下にムーアの元々の文章は以下である。 「部品あたりのコストが最小になるような複雑さは、毎年およそ2倍の割合で増大してきた。短期的には、この増加率が上昇しないまでも、現状を維持することは確実である。より長期的には、増加率はやや不確実であるとはいえ、少なくとも今後10年間ほぼ一定の率を保てないと信ずべき理由は無い。すなわち、1975年までには、最小コストで得られる集積回路の部品数は65,000に達するであろう。私は、それほどにも大規模な回路が1個のウェハー上に構築できるようになると信じている。」」とありますよ第一インテル製CPUのダイサイズは世代ごとにばらばらなんで密度を無視してチップ当たりのトランタジスタ数を比較しても意味がない。
いやいや、ダイサイズはバラバラだからこそ、密度（プロセスルール）に対する法則ではなくダイサイズも含めた法則なんだよ。ムーアの法則が語られた時代はまだダイサイズどころか、ウェハーのサイズも巨大化して行くような時代だよ。このころのダイサイズと比較してみなよ。その引用した文でも「コスト」や「数」に着目したもので、トランジスタ自体の「サイズ」やプロセスルールは触れてないよね？
プロセスルールだけで成り立ってるなら、リンクした図はプロセスルールやトランジスタの密度だけで記載されているべきでしょ。あくまで法則で語られているのは「チップに対するトランジスタの数」であって、プロセスルール改善というのはムーアの法則を成り立たせるための条件の一つでしかないよ。図でもCore2DuoとCore2Quad(Core2Duoニコイチ)が両方載ってるというのは、そういう理解がないと説明がつかないでしょ。
もちろん、ダイサイズを大きくするのも大変だし限界だから、プロセスルールは重要だよ。だから、「ネタ」だと言ってるんだ。
つうか、「ムーアの法則」自体、インテルが定義変えてるんだけどねw
ダイサイズ大きくしてもとれる総量は変わらんだろうが
じゃあ、ウェハーも大きくしようぜ
というか、元コメの言いたい事ってそれじゃね？
プロセス縮小で露光時間が倍増して製造コストが増大するとして一つのウエハから取れるダイを倍増する事でヘッジが出来ますし。
Intelはウエハの450mm化（今は300mm）に最も積極的ですね。というかIntel以外は規模的に真似できないから、Intelだけが推してる状況ですが。メモリメーカーが同調すれば450mm化の可能性もありそうなのですが、メモリは3D化で縦方向に増やす方向です。いくら規模が大きいとは言え、Intelだけのために装置開発できないので、450mm化は今のところ停滞してます。
より多くのコメントがこの議論にあるかもしれませんが、JavaScriptが有効ではない環境を使用している場合、クラシックなコメントシステム(D1)に設定を変更する必要があります。
物事のやり方は一つではない -- Perlな人
先月まだまだムーアの法則は続くと言ったばかりやん (スコア:0)
「ムーアの法則とCMOSの将来は揺るがない」(2016/2/2) [impress.co.jp]
Re:先月まだまだムーアの法則は続くと言ったばかりやん (スコア:0)
ダイサイズのほうを大きくすればいいよ
Re: (スコア:0)
ムーアの法則勉強して来い
Re: (スコア:0)
そうだね、ムーアの法則にのっとる利点は、トランジスタの数を指数関数的に増やせること。感覚的にはこの四半世紀でプロセスルールは 1/100, つまり1万倍のトランジスタを同一面積に詰め込めるようになった。
ダイサイズを大きくするとか縦に積むとかではせいぜい線形にしか増やせないし、コストもかかるもんだよ。
Re: (スコア:0)
ネタにマジレスされるとは思わんかったわwww
でも、ムーアの法則に「密度」の定義はないよ
本来「チップ当たり」のトランジスタ数だからね
https://ja.wikipedia.org/wiki/%E3%83%A0%E3%83%BC%E3%82%A2%E3%81%AE%E6%... [wikipedia.org]
Re: (スコア:0)
あなたが張ったリンクのすぐ下にムーアの元々の文章は以下である。
「部品あたりのコストが最小になるような複雑さは、毎年およそ2倍の割合で増大してきた。短期的には、この増加率が上昇しないまでも、現状を維持することは確実である。より長期的には、増加率はやや不確実であるとはいえ、少なくとも今後10年間ほぼ一定の率を保てないと信ずべき理由は無い。すなわち、1975年までには、最小コストで得られる集積回路の部品数は65,000に達するであろう。私は、それほどにも大規模な回路が1個のウェハー上に構築できるようになると信じている。」」とありますよ
第一インテル製CPUのダイサイズは世代ごとにばらばらなんで密度を無視してチップ当たりのトランタジスタ数を比較しても意味がない。
Re: (スコア:0)
いやいや、ダイサイズはバラバラだからこそ、密度（プロセスルール）に対する法則ではなくダイサイズも含めた法則なんだよ。
ムーアの法則が語られた時代はまだダイサイズどころか、ウェハーのサイズも巨大化して行くような時代だよ。このころのダイサイズと比較してみなよ。
その引用した文でも「コスト」や「数」に着目したもので、トランジスタ自体の「サイズ」やプロセスルールは触れてないよね？
プロセスルールだけで成り立ってるなら、リンクした図はプロセスルールやトランジスタの密度だけで記載されているべきでしょ。
あくまで法則で語られているのは「チップに対するトランジスタの数」であって、プロセスルール改善というのはムーアの法則を成り立たせるための条件の一つでしかないよ。
図でもCore2DuoとCore2Quad(Core2Duoニコイチ)が両方載ってるというのは、そういう理解がないと説明がつかないでしょ。
もちろん、ダイサイズを大きくするのも大変だし限界だから、プロセスルールは重要だよ。
だから、「ネタ」だと言ってるんだ。
Re: (スコア:0)
つうか、「ムーアの法則」自体、インテルが定義変えてるんだけどねw
Re: (スコア:0)
ダイサイズ大きくしてもとれる総量は変わらんだろうが
Re: (スコア:0)
じゃあ、ウェハーも大きくしようぜ
Re: (スコア:0)
というか、元コメの言いたい事ってそれじゃね？
プロセス縮小で露光時間が倍増して製造コストが増大するとして
一つのウエハから取れるダイを倍増する事でヘッジが出来ますし。
Re: (スコア:0)
Intelはウエハの450mm化（今は300mm）に最も積極的ですね。
というかIntel以外は規模的に真似できないから、Intelだけが推してる状況ですが。
メモリメーカーが同調すれば450mm化の可能性もありそうなのですが、メモリは3D化で縦方向に増やす方向です。
いくら規模が大きいとは言え、Intelだけのために装置開発できないので、450mm化は今のところ停滞してます。