アカウント名:
パスワード:
EDAツール経済制裁されるとまともに半導体設計できないからね
今後中国は、EDAやら、CAD/CAMやら、欧米に頼ってる基幹ソフトウェアの国産化を進めるのでは？
今回の話はEDAツールを国産化した話ではでは？
そうです。その理解であっております。
設計プロセスが関係しているということは、多分、論理合成ツールとかの話ではなくレイアウト設計ツールの話なんだよな。今までの自動レイアウト設計ツールのお馬鹿さ加減を知っている身としては、時間とお金が許すなら現在の知見で一から作ったほうが遥かにいいものができそうな気がする。今だにフロアプランも配置配線も優秀なエンジニアが手動で作ったほうが出来が良いって、Ｃコンパイラだったら何年前に通り過ぎた場所だよ。GPGPUとかAIなんかがとても有効そうな分野なのに、CadenceとSynopsysによる寡占が進んで競争がないから、ほとんど進歩していない。
多分一線から離れているのだと思いますが、配置配線ツールは大幅に進化してますよ。フロアプランにAIの技術導入するのはもちろんのこと、キャパ拡大のためにGPUも使えます。10年前のツールで7nm以降の設計とか、ちょっと考えられない。
そもそも、>設計プロセスが関係しているということは、多分、論理合成ツールとかの話ではなくレイアウト設計ツールの話なんだよな。
これがもう間違いで、論理合成やアナログ回路設計のツールでもプロセスによる制約があります。FinFET以降はDTCOが当たり前なので、EDAツールにはFinFET以前と以後で製品が違ったり、同じ製品でもオプションが必要だったりします。https://eetimes.itmedia.co.jp/ee/articles/2109/30/news044.html [itmedia.co.jp]
ツール単体ではなくライブラリとの連携が必要なので、CadenceやSynopsysのライブラリが使えないツールを用意しても意味が無いです。
より多くのコメントがこの議論にあるかもしれませんが、JavaScriptが有効ではない環境を使用している場合、クラシックなコメントシステム(D1)に設定を変更する必要があります。
アレゲはアレゲを呼ぶ -- ある傍観者
経済制裁対策 (スコア:1)
EDAツール経済制裁されるとまともに半導体設計できないからね
今後中国は、EDAやら、CAD/CAMやら、欧米に頼ってる基幹ソフトウェアの国産化を進めるのでは？
Re: (スコア:0)
今回の話はEDAツールを国産化した話ではでは？
Re: (スコア:0)
そうです。その理解であっております。
Re: (スコア:0)
設計プロセスが関係しているということは、多分、論理合成ツールとかの話ではなくレイアウト設計ツールの話なんだよな。
今までの自動レイアウト設計ツールのお馬鹿さ加減を知っている身としては、時間とお金が許すなら現在の知見で一から作ったほうが遥かにいいものができそうな気がする。
今だにフロアプランも配置配線も優秀なエンジニアが手動で作ったほうが出来が良いって、Ｃコンパイラだったら何年前に通り過ぎた場所だよ。
GPGPUとかAIなんかがとても有効そうな分野なのに、CadenceとSynopsysによる寡占が進んで競争がないから、ほとんど進歩していない。
Re:経済制裁対策 (スコア:0)
多分一線から離れているのだと思いますが、配置配線ツールは大幅に進化してますよ。
フロアプランにAIの技術導入するのはもちろんのこと、キャパ拡大のためにGPUも使えます。
10年前のツールで7nm以降の設計とか、ちょっと考えられない。
そもそも、
>設計プロセスが関係しているということは、多分、論理合成ツールとかの話ではなくレイアウト設計ツールの話なんだよな。
これがもう間違いで、論理合成やアナログ回路設計のツールでもプロセスによる制約があります。
FinFET以降はDTCOが当たり前なので、EDAツールにはFinFET以前と以後で製品が違ったり、同じ製品でもオプションが必要だったりします。
https://eetimes.itmedia.co.jp/ee/articles/2109/30/news044.html [itmedia.co.jp]
ツール単体ではなくライブラリとの連携が必要なので、CadenceやSynopsysのライブラリが使えないツールを用意しても意味が無いです。