アカウント名:
パスワード:
インテルでも昔Core i7-5775Cに128MB載せたりしてたよね
インテル® Core™ i7-5775C プロセッサー [intel.com]を見ると、cacheは6MBで、128MBはグラフィク用のナニカのようですよ。
i7 5775C(Broadwell)のEmbedded DRAMはVRAM兼L4Cacheとして動作します。 こちらの記事でもCPUZで「L4 Cache 128MB」で認識してるのが見れますね。
これのおかげで前世代のi7(Haswell)よりも低クロックでほぼ同等性能を確保していました。が、高クロック品が採れないBroadwellであるが故の苦肉の策とみられています。
へーへーへー(AA 知らなかった。自分はcacheは大型化するとキャッシュミス時のペナルティも大型化するので、でかけりゃいいってもんじゃないと考えてます。AMDのcacheは大型化しても実行時ペナルティが表面化しているように見えないのでうまいこと制御してるんでしょうね。
キャッシュっていくらかのブロック単位で管理してるんじゃないのかなって思うんですがペナルティやレイテンシに影響ありますかね?
どこにどのアドレスのキャッシュがあるのか。DBでいうインデックスがあるわけですよ。容量増えた時にどうなるのか、想像してみれば状況がわかりませんか?
そういうのってCPUがほぼダイレクトアクセスな探索してくれるんじゃって思うんですけどどうなんでしょう流石に線形で負荷が増えることはないでしょうし
教科書にちゃんと書いてありますが、なぜバカは読まずに議論ができると思うのでしょうか。
調べましたけど単純なインデックスじゃなく、マスクアドレスでタグ付けしてダイレクトアクセスするので線形じゃ増えないっぽいですね。way数がインデックスにあたりそうですがこれも線形探索かどうか、どこまで効率化されてるか不明ですし、容量が増えればway数増えるという単純なものでもなさそうです。
一定のレイテンシを維持して容量を増やそうとすると、容量Nに対して配線数がN^2のオーダーで増えちゃうんですよ。配線数が増えないように共有すると、配線あたりの負荷容量が増えて速度が出なくなる。だから、低容量高速なL1から大容量低速なL3まで階層構造にしてあるわけです。
従来は100MBなんて実装しようとしたら、L3よりレイテンシ大きいL4にせざるを得なかった。特にeDRAMなんてSRAMより遅くて消費電力大きいので、メリットが薄い。今回は3次元実装で配線容量減らしたうえでSRAM使うことで、L3として動作実現できたのが違う。
より多くのコメントがこの議論にあるかもしれませんが、JavaScriptが有効ではない環境を使用している場合、クラシックなコメントシステム(D1)に設定を変更する必要があります。
一つのことを行い、またそれをうまくやるプログラムを書け -- Malcolm Douglas McIlroy
大容量L3キャッシュ (スコア:0)
インテルでも昔Core i7-5775Cに128MB載せたりしてたよね
Re: (スコア:0)
インテル® Core™ i7-5775C プロセッサー [intel.com]を見ると、cacheは6MBで、128MBはグラフィク用のナニカのようですよ。
Re: (スコア:0)
i7 5775C(Broadwell)のEmbedded DRAMはVRAM兼L4Cacheとして動作します。 こちらの記事でもCPUZで「L4 Cache 128MB」で認識してるのが見れますね。
これのおかげで前世代のi7(Haswell)よりも低クロックでほぼ同等性能を確保していました。が、高クロック品が採れないBroadwellであるが故の苦肉の策とみられています。
Re: (スコア:0)
へーへーへー(AA 知らなかった。
自分はcacheは大型化するとキャッシュミス時のペナルティも大型化するので、でかけりゃいいってもんじゃないと考えてます。
AMDのcacheは大型化しても実行時ペナルティが表面化しているように見えないのでうまいこと制御してるんでしょうね。
Re: (スコア:0)
キャッシュっていくらかのブロック単位で管理してるんじゃないのかなって思うんですが
ペナルティやレイテンシに影響ありますかね?
Re: (スコア:0)
どこにどのアドレスのキャッシュがあるのか。
DBでいうインデックスがあるわけですよ。
容量増えた時にどうなるのか、想像してみれば状況がわかりませんか?
Re: (スコア:0)
そういうのってCPUがほぼダイレクトアクセスな探索してくれるんじゃって思うんですけどどうなんでしょう
流石に線形で負荷が増えることはないでしょうし
Re: (スコア:0)
教科書にちゃんと書いてありますが、なぜバカは読まずに議論ができると思うのでしょうか。
Re: Re:大容量L3キャッシュ (スコア:0)
調べましたけど単純なインデックスじゃなく、マスクアドレスでタグ付けしてダイレクトアクセスするので線形じゃ増えないっぽいですね。
way数がインデックスにあたりそうですがこれも線形探索かどうか、どこまで効率化されてるか不明ですし、
容量が増えればway数増えるという単純なものでもなさそうです。
Re: (スコア:0)
一定のレイテンシを維持して容量を増やそうとすると、容量Nに対して配線数がN^2のオーダーで増えちゃうんですよ。
配線数が増えないように共有すると、配線あたりの負荷容量が増えて速度が出なくなる。
だから、低容量高速なL1から大容量低速なL3まで階層構造にしてあるわけです。
従来は100MBなんて実装しようとしたら、L3よりレイテンシ大きいL4にせざるを得なかった。
特にeDRAMなんてSRAMより遅くて消費電力大きいので、メリットが薄い。
今回は3次元実装で配線容量減らしたうえでSRAM使うことで、L3として動作実現できたのが違う。