パスワードを忘れた? アカウント作成
12731467 story
Intel

Intel、プロセス縮小サイクルを長期化へ 62

ストーリー by hylom
壁 部門より
あるAnonymous Coward 曰く、

IntelはCPUやチップセットの開発サイクルとして、「Tick Tockモデル」と呼ばれるものを採用してきた。プロセスルールの縮小(Tick)とマイクロアーキテクチャの更新(Tock)の2つを交互に行っていくというものだ。しかし、Intelは今後はこのサイクルを変更し、プロセスルールの縮小サイクルを長期化させる方針だという(PC Watch)。

米Intelが2月に公開した有価証券報告書(Form 10-K)に記載されていたもの。Intelは2014年に14nmプロセスを採用したCPU(Broadwell)を製品化し、続いて2015年の「Skylake」ではマイクロアーキテクチャの変更が行われた。従来のサイクルであれば次は10nmプロセスを採用したCPUが登場するはずだが、Intelの計画では次は14nmプロセスのままマイクロアーキテクチャの改良を行うことになるという。

製造プロセスが縮小していくにつれ、さらなる縮小が技術的に難しくなっていることが背景にあるようだ。

この議論は賞味期限が切れたので、アーカイブ化されています。 新たにコメントを付けることはできません。
  • 元記事には

    それに続く第7世代CoreのKaby Lakeは、10nmプロセスを採用するものとなるはずだったが、引き続き14nmを採用し、

    と書かれていますが、1年前、Kaby Lakeの名前が始めて伝えられた時から14 nm であるということは報じられて [fc2.com]いましたよ。それが10 nmのCannonlake (以前の Skymont)とは別物であることも。
    22 nm 世代では、リフレッシュ版は "Haswell Refresh" という名称でしたが、14 nm ではそれに "Kaby Lake" なるSkylakeとは独立したコード ネームが与えられた時点で、「Intel Tick-Tockはついに崩れたな」とわたしでも思いました。

  • by Anonymous Coward on 2016年03月26日 9時05分 (#2986716)

    CPU購入するならマイクロアーキ更新時?プロセス縮小時?って一時盛り上がったよねー

    • by Anonymous Coward

      チク-タク-トー(三拍子)になって旧タク派が2つに分裂するだけかとw

      • Intel 曰く、 [edgar-online.com]

        昨日までのプロセス テクノロジは "Tick-Tock" だったが、今日では "Process-Architecture-Optimization" だ

        親コメント
        • HTTPSで貼れる [edgar-online.com]ものをHTTPで貼ってしまうという、気にしない人にはどうでもいいミスを犯した。
          親コメント
        • by Anonymous Coward

          チックタックはプロセスとマイクロアーキテクチャを同時に更新するとリスクが大きいから、という話だったんだけど、GPUが内蔵されるようになってからは、プロセスの更新とGPUの更新がかぶるようになって、本来の意味では崩壊していたんだと思うんだ。

          Optimizationが実はGPUの更新だったら、三分割されるんだけど、ここのところGPUの更新は毎世代やっているような印象があるので、どうなることやら。
          最近はProcessを更新しても性能は上がっていない印象があるので、買うならArchitectureかOptimizationかなあ。特に次のProcessが遅延した場合、Optimizationは最新でいられる期間が長くなるのでいいかも。
          Optimizationが単にHaswell Refreshみたいにクロックが100MHz上がるだけなら残念だけど。

          • by Anonymous Coward

            プロセスの更新とGPUの更新がかぶるようになって、本来の意味では崩壊していたんだと思うんだ。

            GPU側はドライバー経由のアクセスなのでそこで対応すればいいっていう割り切りをしていた可能性もありそうとか思う。根拠レス。

    • by Anonymous Coward

      3の倍数でアホになるがはじまるのか

    • by Anonymous Coward

      Nehalem以来プロセス縮小してもあんまり消費電力下がった気がしないし
      アーキテクチャ変わってもほとんど速くなった気がしなかったからね。
      その一方ARMは着々と進化を遂げてきたんだが。
      Apple A10が楽しみだね。

      • by Anonymous Coward

        これまで日本メーカーの独壇場だった薄型ノートPCに
        海外メーカーが続々参入してきているのは
        プロセス縮小による消費電力削減で薄型PCが作りやすくなったからだと思いますが。

      • by Anonymous Coward

        AMD A10との訴訟になるのでApple A10は永遠に出ないと思います。

        • by Anonymous Coward

          いまのAMDにそんな訴訟してたら会社吹き飛ぶと思います
          A+数字の名前のCPUがどれだけあると思ってるんですか

      • by Anonymous Coward

        ARMは低消費電力のSoCとして進化してるだけで、いずれskylakeレベルの処理速度・プロセスルールで性能は頭打ちになると思ってるんだけどどうなんだろう?
        今のskylakeが現状の「コンピュータ」の性能の限界だと思ってる。
        8Kの映像とか、JAVAみたいなVM上で動く富豪的プログラミングみたいに、ムーアの法則で性能が上がっていくことを前提にしたソフトウェアも、今後頭打ちになりそう。
        またC++みたいに職人芸なソフトウェアに回帰していくのかな。

        • Xeonに関しては順調にメニーコア化が進んで、現在では18コア/36スレッドまで来ているのに、性能の限界なんてまだまだ先の話ですよ。
          メインストリームのデスクトップ向けCPUがクアッドコアで完全に止まったのは、現在のコンシューマのユーセージではもはやこれ以上の性能は求められていないことと、アムダールの法則によりマルチコア化の恩恵を得ることが難しいからでしょう。
          親コメント
          • by Anonymous Coward

            鶏卵な気がする

          • by Anonymous Coward

            Xeonだって、プロセスが進むかオンチップのキャッシュを削らない限り、これ以上は論理規模を大きくできないと思うな。
            いくらでも大きいチップを露光できるわけではないよ

          • by Anonymous Coward

            Xeonであっても、メモリ帯域は簡単に倍々と増やしていくことはできないので、
            コア数増加による性能向上は逓減していく。
            HBMでしばらくは時間稼ぎができるだろうが、その後は…
            各コアごとに専用メモリをオンチップで持つ、板みたいなプロセッサが出てくるのだろうか。
            パッケージの上で焼き肉が出来そうだな。

        • by Anonymous Coward

          速度に関してはコスト度外視ならガリヒ素という手がある。

        • by Anonymous Coward

          金持ちは金を出すんでどでかいチップに行くだけでしょ。

      • by Anonymous Coward

        ワットチェッカーで調べてみなよ
        CPU以外を含めたトータルのシステムだけど、Thinkpd X20sとX1 carbonで半分以下になったよ

  • by Anonymous Coward on 2016年03月26日 10時57分 (#2986763)

    投資コストの暴騰に耐えて最先端のプロセスを使えるベンダー、最先端のプロセスが動くファブがどんどん減って、ムーアの法則など遠い世界の話になってしまった
    ということでこういう話題に対する興味もとっくの昔に失った

    • by SHAM69 (25595) on 2016年03月26日 13時35分 (#2986798) 日記

      ライバルもいないしね・・・

      --
      if the kid?
      親コメント
      • by Anonymous Coward

        Intelの大黒柱だったプロセス技術で差をつけにくくなって他社に追いつかれるんじゃないか
        まあそれでもシェアで圧倒してるIntelは薄利多売で最後のプレイヤーになれるけど

        • by Anonymous Coward

          最先端プロセスを使う製品はインテル一択だろうけど
          そうでない物も一杯あるので、競争は激烈でしょうが、
          それ以外のファウンダリ企業も残るのでは無いでしょうか?

        • by Anonymous Coward

          シェアで圧倒しているのはPCとサーバー分野だけで、いまの主戦場はモバイル分野にあり、
          そこでのIntelはマイナープレイヤーだ。

          既に寡占状態のPCやサーバー市場で薄利多売をしても、これ以上大して状況は変わらないどころか、
          悪化する。Intelの先進性は寡占状態の市場で殿様商売をすることでの高利益率に支えられているので、
          薄利多売を始めたらその強みを失ってしまう。

          モバイル分野は安くて高性能なプロセッサが溢れている。ほぼ独占状態の上にあぐらをかいてきた
          x86は高コストなアーキテクチャになってしまい、太刀打ちできない。現在、Intelは薄利どころか
          リベートを付けて赤字でチップをばらまいていてのこの状況。

          そしてPCは市場規模そのものが縮小しつつあり、サーバーの方はARMが進出を狙っている。
          なかなか八方塞がりだと思う。

          • by Anonymous Coward

            ARMサーバー売れてないんだよなぁ

            • by Anonymous Coward

              そら出始めたばっかだからなぁ。

    • by Anonymous Coward

      ダイサイズのほうを大きくすればいいよ

      • by Anonymous Coward

        ムーアの法則勉強して来い

        • by Anonymous Coward

          そうだね、ムーアの法則にのっとる利点は、トランジスタの数を指数関数的に増やせること。感覚的にはこの四半世紀でプロセスルールは 1/100, つまり1万倍のトランジスタを同一面積に詰め込めるようになった。
          ダイサイズを大きくするとか縦に積むとかではせいぜい線形にしか増やせないし、コストもかかるもんだよ。

        • by Anonymous Coward

          ネタにマジレスされるとは思わんかったわwww

          でも、ムーアの法則に「密度」の定義はないよ
          本来「チップ当たり」のトランジスタ数だからね
          https://ja.wikipedia.org/wiki/%E3%83%A0%E3%83%BC%E3%82%A2%E3%81%AE%E6%... [wikipedia.org]

          • by Anonymous Coward

            あなたが張ったリンクのすぐ下にムーアの元々の文章は以下である。
              「部品あたりのコストが最小になるような複雑さは、毎年およそ2倍の割合で増大してきた。短期的には、この増加率が上昇しないまでも、現状を維持することは確実である。より長期的には、増加率はやや不確実であるとはいえ、少なくとも今後10年間ほぼ一定の率を保てないと信ずべき理由は無い。すなわち、1975年までには、最小コストで得られる集積回路の部品数は65,000に達するであろう。私は、それほどにも大規模な回路が1個のウェハー上に構築できるようになると信じている。」」とありますよ
            第一インテル製CPUのダイサイズは世代ごとにばらばらなんで密度を無視してチップ当たりのトランタジスタ数を比較しても意味がない。

            • by Anonymous Coward

              いやいや、ダイサイズはバラバラだからこそ、密度(プロセスルール)に対する法則ではなくダイサイズも含めた法則なんだよ。
              ムーアの法則が語られた時代はまだダイサイズどころか、ウェハーのサイズも巨大化して行くような時代だよ。このころのダイサイズと比較してみなよ。
              その引用した文でも「コスト」や「数」に着目したもので、トランジスタ自体の「サイズ」やプロセスルールは触れてないよね?

              プロセスルールだけで成り立ってるなら、リンクした図はプロセスルールやトランジスタの密度だけで記載されているべきでしょ。
              あくまで法則で語られているのは「チップに対するトランジスタの数」であって、プロセスルール改善というのはムーアの法則を成り立たせるための条件の一つでしかないよ。
              図でもCore2DuoとCore2Quad(Core2Duoニコイチ)が両方載ってるというのは、そういう理解がないと説明がつかないでしょ。

              もちろん、ダイサイズを大きくするのも大変だし限界だから、プロセスルールは重要だよ。
              だから、「ネタ」だと言ってるんだ。

      • by Anonymous Coward

        ダイサイズ大きくしてもとれる総量は変わらんだろうが

        • by Anonymous Coward

          じゃあ、ウェハーも大きくしようぜ

          • by Anonymous Coward

            というか、元コメの言いたい事ってそれじゃね?

            プロセス縮小で露光時間が倍増して製造コストが増大するとして
            一つのウエハから取れるダイを倍増する事でヘッジが出来ますし。

            • by Anonymous Coward

              Intelはウエハの450mm化(今は300mm)に最も積極的ですね。
              というかIntel以外は規模的に真似できないから、Intelだけが推してる状況ですが。
              メモリメーカーが同調すれば450mm化の可能性もありそうなのですが、メモリは3D化で縦方向に増やす方向です。
              いくら規模が大きいとは言え、Intelだけのために装置開発できないので、450mm化は今のところ停滞してます。

typodupeerror

「科学者は100%安全だと保証できないものは動かしてはならない」、科学者「えっ」、プログラマ「えっ」

読み込み中...