12 コアの ARM クラスタシステムは、Intel Atom や AMD Fusion の性能を超えた!? 58
ストーリー by reo
クラスタ畑では既知？ 部門より
クラスタ畑では既知？ 部門より
taraiok 曰く、
シングルボードコンピュータを使用して、ARM プロセッサを 12 個搭載したクラスタシステムを作った人がいる。「Effimaβ」と名付けられたこのシステムを制作した Michael Larabel 氏によると、このクラスタシステムは、低消費電力でできるだけ高いパフォーマンスを持たせることを主眼に作られており、システム全体の消費電力はわずかに 30 W だという (Phoronix の記事、本家 /. 記事より) 。
使用しているシングルボードコンピュータは「PandaBoard ES OMAP4460」を 6 枚。デュアルコア ARMv7 の Cortex A9 / 1.2 GHz チップを搭載した 1 枚 182 ドルの安価な開発者向けのボードだ。皿を乾燥させる棚の上にこのボードを 12 枚載せるという超簡単な構造となっている。このシステム上で Ubuntu 12.04 LTS をインストールし、Phoronix Test Suite ベンチマークや NASA が提供している NAS 並列ベンチマーク(NPB) の MPI バージョンなどを使用してベンチマーク時の性能やワット対ベンチマーク比の電力効率を計測している。さらにシングルボード時や Intel の Atom や AMD Fusion との性能比較を行っている。
テスト結果は長いので Phoronix の元記事を見てもらうとして、Intel の Atom や AMD Fusion にはワット対ベンチマーク性能比では勝ち、Intel の Ivy Bridge には負けるというものになったとしている。ただし、本家のコメント欄では、MIPS/ワット計算していないといった批判もあるようだ。
性能向上に必要な資金 (スコア:3)
CPUの性能向上って、開発資金つぎ込む必要あるんだけど、その資金を稼げるのが、
PC向けで数のでるintel/AMDのx86/x64と、スマホ向けARMくらいに収斂しちゃったんでしょうね。
ワークステーション向けのRISC勢は、Alphaが消え、PA-RISCが消え、細々とSPARKとPOWERが残ってるくらい。
Re:性能向上に必要な資金 (スコア:1)
＃鳴り物入りで市場投入の割に性能が遅くて愕然としました．
Re:性能向上に必要な資金 (スコア:2)
Itenium自体はまだ続いてますよ。
使ってるのがメインフレームなので数はしれたものですが、
開発も継続的に行われています。
Re:性能向上に必要な資金 (スコア:2)
Itenium、パフォーマンスより高信頼性に向かってるのですね。
Re: (スコア:0)
そうです。
Re: (スコア:0)
あいてにあむです。
いてにあむじゃないです…
Re:性能向上に必要な資金 (スコア:2)
NECのACOSは使っているね。IBM/富士通は使ってないと思う。他のM/Fで使われているの?
M/Fでは無いけどHP Nonstopは使っているか...
Re: (スコア:0)
UNISYSのES7000とかStratusのftServerとかでも最近はXeonなのかな
Re: (スコア:0)
IA-32を甘く見たため痛ニウムになってしまったな。
Re: (スコア:0)
今のx86系って中身はRISCになっちゃっているんじゃなかった?
Re: (スコア:0)
そういう意味では最初からCISCの中身はRISCですよ
Re:性能向上に必要な資金 (スコア:2)
> 最初から
ふーん、なるほど。
8086 が最初に作られたときから中身は RISC だったんだ。
Re: (スコア:0)
「今のx86系って中身はRISCになっちゃっている」という意味では、おっしゃるとおり8086のマイクロアーキテクチャはRISCであって動的データフローではありません
Re:性能向上に必要な資金 (スコア:2)
> 「今のx86系って中身はRISCになっちゃっている」
で、昔々の最初の 8086 はどうだったの？
Re:性能向上に必要な資金 (スコア:1)
補足しますと、
「今のx86系って中身はRISCになっちゃっている」というのは、今のx86のマイクロアーキテクチャがRISC風のマイクロ命令を実行するという点では正しいのですが、しかしRISC的な逐次制御ではありません
8086のマイクロアーキテクチャはRISC風のマイクロ命令を実行し、またRISC的な逐次制御でもあります
Re:性能向上に必要な資金 (スコア:1)
なんか枝葉末節ばかりつついて議論がずれちゃってるような。
CISCというそれまでのCPU設計思想が、「複雑な処理を1命令で実行できるような命令セットを用意すれば、それだけプログラムが単純になる。プログラムが小さくできるならそれだけ高速に実行できる」という、命令セットを複雑化する方向に走っていたのに対し、
RISCというのは、「シンプルな命令セットにすれば、ハードウェアは単純になる。単純なハードウェアはより高速に動作させられるので、プログラムは大きくなっても全体の実行速度は速い。」というアンチテーゼなんですよね。
RISC陣営が問題視しているのは、マイクロプログラム実行部の外側の、複雑な多倍長命令をデコードしたりするようなデコード部などの余計なハードウェアコストなわけです。
そういうRISC本来の意味からすれば、「8086もマイクロプログラム実行部はRISCだ」という言葉には何の意味もないですね。
そういう意味では、μOPsに変換する今時のIntelCPUでは、
μOPs実行部に、RISC MPUの開発で培われたさまざまな技術が投入されているのも確かですが、
「μOPsを実行するRISCプロセッサにx86→μOps変換デコーダを載せたモノ」と評するのは厳密には間違いですね。
で、Intel CPUが勝ってるのは、CISCの勝利とかRISCの敗北とかそういうものではなく、「互換性」の勝利だと思う。
一種無駄ともいえるハードウェアコストを掛けても過去の資産を使えるようなCPUを作ることで、数が出るから、開発に多大な投資ができるから、ハードウェアコストの高いCPUでも競争力を出せる、というループ。
Re: (スコア:0)
そういう意味とはどういう意味?
俺が言っているのはx86系のマイクロプログラム方式の事からRISC風になっていると書いているんですけど
Re: (スコア:0)
CISCというのは所詮マイクロアーキテクチャに皮をかぶせただけのものだということです
Re: (スコア:0)
80年代中ごろに出てきたMIPSやSPARCが、当時の86や68に対してRISCとして明確に区別された
理由を知らないの？
演算器への入力ゲートなどを制御信号でパタパタさせるという意味ではCISCもRISCも構造は同じだが、
命令から制御信号を作る部分は両者で全然違うよ。
そもそも、今のx86が元からRISCなら、μOPSへの変換なんか要らなかった。
Re: (スコア:0)
> 80年代中ごろに出てきたMIPSやSPARCが、当時の86や68に対してRISCとして明確に区別された
理由を知らないの？
ISAの違いとマーケティングが理由ですね
> 演算器への入力ゲートなどを制御信号でパタパタさせるという意味ではCISCもRISCも構造は同じだが、
命令から制御信号を作る部分は両者で全然違うよ。
極初期のものをのぞけば同じですね
違うところを述べてください
> そもそも、今のx86が元からRISCなら、μOPSへの変換なんか要らなかった。
動的スケジューリングのために必要ですね
Re: (スコア:0)
> > 命令から制御信号を作る部分は両者で全然違うよ。
> 違うところを述べてください
CISCは命令をデコードしてマイクロプログラムのエントリを求め、マイクロコードで書かれたマイクロプログラムを実行した。
マイクロコードのビットパターンが制御信号に直接対応するような形になっている。
RISCは、80年代中ごろの定義だと、ワイヤードロジックでデコードして直接制御信号を作っている。
CISCの複雑な命令を直接デコードできるようになるためには、プロセスが進んで大きなデコーダを集積出来るようになる必要があった。
# x86でワイヤードロジックのデコードを採用し始めたのは486の単純な命令からだと思った。
Re: (スコア:0)
×80年代中ごろに出てきたMIPSやSPARCが、当時の86や68に対してRISCとして明確に区別された
○80年代中ごろに出てきたMIPSやSPARCが、当時の86や68に対してRISCとして明確に区別したマーケティングをおこなった
そもそもCISCとはRISC派が作り出した商売敵を誹謗するマーケティング用語
RISCだって商品化されたものは大学の研究レベルのプロセッサとは違ってずいぶんマイルドなアーキテクチャに落ち着いたんだし、CISCに対するRISCもマーケティング用語みたいなもの
今の世の中には純粋なRISCも純粋なCISCも存在しない
いまだに馬鹿げたRISC対CISC議論をやりたがるのはお馬鹿さん
Re:性能向上に必要な資金 (スコア:2)
> RISCだって商品化されたものは...マイルドなアーキテクチャに落ち着いた
> 今の世の中には純粋なRISCも純粋なCISCも存在しない
つまりは極端なRISCと極端なCISCの中間あたりにちょうどよい領域があるということかね。
今現役のチップたちはそれぞれその領域のどの辺りにいるんでしょうかね。
typoかな？ (スコア:2)
＞皿を乾燥させる棚の上にこのボードを 12 枚載せる
Dual-Coreですから、6枚でしょう。写真をよく見るとやはり6枚しか載っていませんよ。
--- de FTNS.
なんという無駄 (スコア:1)
$182 → 約14351円
$182×6 → 約86106円
IvyのCore i7が余裕で買えます。本当にありがとうございました。
DDR3メモリやマザーボード代入れても勝負にならんでホンマ。
ましてNICが今時100Mbpsとか、何で繋いでクラスタこさえる気なの？
元の文章をちゃんと読みましょう。 (スコア:4, 参考になる)
PandaboardES（ワンボードマイコン） x6 でたったの30 W。
Ivy BridgeのCore i7のTDPが一番小さい3770Tでも45W, 3770Sで65W, 3770, 3770Kでは77Wです。システム全体では何ワット食うやら。
最近はいかに少ない電力で高い性能を得るかという競争になっているので、こんな極端な製品もあります。
http://itpro.nikkeibp.co.jp/article/Active/20120528/399235/ [nikkeibp.co.jp]
スモールコアサーバーの衝撃、仮想化不要、超高集積を実現
2012/06/14
4Uの筐体に288個のARMを載せるそうで。これで得られる効果を元の文章から引用すると、
---
導入費用は1600台の物理サーバーを搭載したモデルで約120万ドル（約1億円）という予定だ。サーバー1台当たりの消費電力は通常のLEDランプより小さい6W（ワット）、周辺機器を含めても1600台分の消費電力は9.9k（キロ）Wである。同等の性能を持つPCサーバーと比較すると、導入費用は3分の1、消費電力は10分の1だ。
---
--- de FTNS.
Mop/s は出てるよね？ (スコア:0)
i7 だとパフォーマンスが約10倍出てるけど、電力は約3倍くらいで済んでね？
Re:なんという無駄 (スコア:1)
省エネにはコストがかかると言うアピールに使えるんじゃない？
Re:なんという無駄 (スコア:1)
例えば元記事の5ページを見るとFFT以外のベンチではコアが増えるにつれて性能が上がってる。
しかし、FFTだけは2コアがピークでコアが増えると頭打ちになってる。 これはFFTみたいなネットワークがボトルネックの計算では密結合のデュアルコアと
租結合のボード間通信の違いが影響していると考えられる。
クラスタとかスパコンの研究者から見ればIvy一台よりも遊べるよ構成だと思う。
Re: (スコア:0)
ここから学べることは研究者はとうに承知している
あとはパラメーターの違いにすぎない
Re: (スコア:0)
Xeon Phiのワット対ベンチマーク性能比の方が気になる。
Re: (スコア:0)
Xeon Phiというと、x86互換で1ノード（50以上のコアと8GB以上のGDDR5メモリ）当たり1テラフロップスってやつか。
http://topics.jp.msn.com/digital/general/article.aspx?articleid=1131877 [msn.com]
詳細情報があまり出てきてないね。
コア数 (スコア:1)
12コアでやっとAtomを超えたって駄目な気がする。
1コアあたりの性能を省電力と両立してこそのARMだろ。
結局コア数でって昔のインテルのクロック至上主義と同じで意味ないこと。
Re: (スコア:0)
Webサーバだと、それなりの量のメモリを積んだそれなりの速度の低消費電力CPUでクラスタを組んだ方が単位電力辺りの性能が稼げるのでは?
Re: (スコア:0)
でもARM 12コアでやっとatom越え。
それなら最初からAtom搭載のサーバ用意した方がいいと思うぞ。
むしろそれなりのCore i5かi7、予算があるならxeonでサーバ構築して仮想化させた方が効率がいい気がする。
Re: (スコア:0)
システム全体の 性能／消費電力 が高いなら、
CPUが何コアでボードが何枚でも問題無いでしょう。
まあ、それを示してないから言われてるわけだけど。
Re: (スコア:0)
絶対的な処理レートより、スレッド毎の反応速度の方が重要な事案も有るから、適した使い方で使い分ければ良いのじゃないかな。
Re: (スコア:0)
XILINX Zynq-7000 EPPもしくはALTERA SoC FPGAで、Cortex A9デュアル（Zynｑは800MHzでちょっと遅い。ALTERAは開発中でスペック不明）＋FPGA部分でハード的に並列処理ってアプローチもあるよね。
GPUでの計算より高速かつ低電力で計算できたって例もデモされてた。
まあFPGAが有効活用できる演算じゃなければ性能は望めないので、汎用的に高性能とは言えないが。
MIPSはオワコン (スコア:0)
CISC vs RISCじゃ参考にもならん(分かってて書いているのかもしれないけど)
キャッシュとかで狂うしな。
Re:MIPSはオワコン (スコア:1)
MIPSも多コア方面でがんばってますよ
といっても、ネットワークのバックエンド系ですけど
Re:MIPSはオワコン (スコア:1)
どっちの陣営も納得のVAX MIPS最強ということで
Re: (スコア:0)
VAX MIPSなら、Dhrystoneを1秒間に何回回せるかから換算するから、CISCもRISCも関係ないね。
# 現在のCPUって、Dhrystoneと他のベンチの相関はどれくらいある？ （グラフィックス関係は当然除く）
Re: (スコア:0)
そっちのMIPSじゃねぇ！
#って突っ込めば良いんでしょうか
ベンチマークは? (スコア:0)
説明抜きでベンチマークと言って通用するのは並列計算方面でのLINPACしか知らないのですが、
このあたりで単にベンチマークと言ったら何になるんでしょう?
Re:ベンチマークは? (スコア:1)
NAS Parallel Benchmark を使っている [phoronix.com]ようなのでベンチマークとしてはまあ順当なところではないでしょうか。
Re: (スコア:0)
でも、UMA/SMAなGPUを使いながら、解像度がバラバラってのも、お粗末な話ではないかと
＃合わせようという努力さえ感じられないってのが凄いわ
Re: (スコア:0)
2ページ目以降があったんですね…
元記事をちゃんと読んでなかった。申し訳ない。
スパコン、のタグをつけるような話なのか (スコア:0)
そりゃまあ30～40年ぐらい前のスパコンぐらいの性能はあるのかもしれないけど・・・
なんとも言えぬ違和感があるのは俺ぐらいなんだろうか？
echo "Hello Larabel!" (スコア:0)
どうしても書きたかった。でもヲレはCの書式もうろ覚えだった。なんてこった。
で、「何をするの?」「楽しそうね」とか続きます。
Re: (スコア:0)
阿呆の国から来ました