アカウント名:
パスワード:
HBMは対応といってもオンダイや共通サブストレート上でしか実装できないので、安いメモリと組み合わせられないのがエンドユーザ視点ではつらたん。CXLとかいうDDR5 over PCIe 5.0的規格も出てきていて、長期的にはクライアントCPUもインパッケージのメモリ搭載量で差別化、後から必要な人はPCIeで拡張する方向なのかなという気がしますね。
> HBM内蔵モデルでは、HBMのみはもちろん、DDR5メモリと組み合わせて稼働することもできる。なので高速HBMをベースに、低速大容量のDDR5を拡張できる構成になるんじゃないのかな。
(#4060854)さんもちょっと触れてる単一レベルストレージの方向性なんでしょうな。
# NVDIMMはとんと話を見かけない…
M.2/U.2でNVMeなSSDが速くて安くなっちゃいましたからねえわざわざフラッシュその他の遅いメモリのために基板上にDIMM付けておくなら容量減ってもDRAM指しておいた方が良さそうに思えます
https://www.anandtech.com/show/16795/intel-to-launch-next-gen-sapphire... [anandtech.com]ここによれば HBM のみでの動作も可能だが、DDR5 と組み合わせた場合は自動的にキャッシュ動作になる模様
L4キャッシュみたいな扱いになるんですかね。SRAMをL2キャッシュとしてマザボにさしてたP5の時代を思い出す。
PCIeで拡張
CバスでとかX68がとか思い出した人はだいぶ年寄りだぞ
そのだいぶ年寄りしかいないのがスラドだ
バスに刺す増設RAMなんて、セガサターン [wikipedia.org]しか知らない。
# メモリボードにSIMM刺すとか知らなかったです。ホントだよ。
ISAバスに差す、DIPのDRAMを載せて使うメモリボードをジャンクで入手したことがある。ソケットの部品取りで大活躍してくれました。
CバスってPC98じゃないか
X68は似て非なるものかと
Xeonで安いメモリー使おうって発想がそもそもどうかと思うんだが。
まあHBMが生きてくるマルチソケットのXeonでDDR5 UDIMM 128GBモジュールみたいなものを求めるかと言えば求めないですけど。逆に対応DDRメモリを揃えなくても起動するのはメリットではあるかもしれないですし。でも、なんか、ねえ。メモリを別に用意できるのはメーカに対する大きなレバレッジになるじゃありませんか。
揃えなきゃならない部品点数が減るってのは半導体不足の昨今ではメリットかも。後工程で滞留が起こって想定通りのモノが上がらない可能性もあるけれど最終製品にしない分だけ在庫のリードオフタイムも短くなるんじゃ？
いまはロジック半導体不足で、DRAMやNANDが不足してる印象はない
だったらインテルはロジックだけ作れば良いんだから特に問題はないだろう。
何に対して問題がないのw?
インテルは、自前で半導体を作っているから、昨今の半導体製造能力不足の影響を直接は受けない。
インテルは最先端プロセス開発遅延で、予定通り微細化が進んでないので生産能力は不足気味でしょ
汎用性とか、、、結局、誰に向けての製品か自分たちも分からない状態になってんじゃん？
顧客から話を聞けば、あれもこれも必要。で、追加しまくって、、、
将来、コアな部分のバージョンアップが難しくならなければよいのですが。
だれ向けかって言うと金持ち向け。GPUでは実績のある手法。むしろ枯れたと言ってもいいしインテルの採用がおそすぎるとも言える。
HBMとDR5のハイブリット構成もできそうな気がしますけどね。主記憶も階層化しようっていう。そういえば不揮発性の(メイン)メモリってどうなったっけ。
より多くのコメントがこの議論にあるかもしれませんが、JavaScriptが有効ではない環境を使用している場合、クラシックなコメントシステム(D1)に設定を変更する必要があります。
Stay hungry, Stay foolish. -- Steven Paul Jobs
HBM対応 (スコア:2)
HBMは対応といってもオンダイや共通サブストレート上でしか実装できないので、安いメモリと組み合わせられないのがエンドユーザ視点ではつらたん。CXLとかいうDDR5 over PCIe 5.0的規格も出てきていて、長期的にはクライアントCPUもインパッケージのメモリ搭載量で差別化、後から必要な人はPCIeで拡張する方向なのかなという気がしますね。
Re:HBM対応 (スコア:2)
> HBM内蔵モデルでは、HBMのみはもちろん、DDR5メモリと組み合わせて稼働することもできる。
なので高速HBMをベースに、低速大容量のDDR5を拡張できる構成になるんじゃないのかな。
Re:HBM対応 (スコア:1)
(#4060854)さんもちょっと触れてる単一レベルストレージの方向性なんでしょうな。
# NVDIMMはとんと話を見かけない…
Re: (スコア:0)
M.2/U.2でNVMeなSSDが速くて安くなっちゃいましたからねえ
わざわざフラッシュその他の遅いメモリのために基板上にDIMM付けておくなら容量減ってもDRAM指しておいた方が良さそうに思えます
Re: (スコア:0)
https://www.anandtech.com/show/16795/intel-to-launch-next-gen-sapphire... [anandtech.com]
ここによれば HBM のみでの動作も可能だが、DDR5 と組み合わせた場合は自動的にキャッシュ動作になる模様
Re: (スコア:0)
L4キャッシュみたいな扱いになるんですかね。
SRAMをL2キャッシュとしてマザボにさしてたP5の時代を思い出す。
Re:HBM対応 (スコア:1)
CバスでとかX68がとか思い出した人はだいぶ年寄りだぞ
Re: (スコア:0)
そのだいぶ年寄りしかいないのがスラドだ
Re: (スコア:0)
バスに刺す増設RAMなんて、セガサターン [wikipedia.org]しか知らない。
# メモリボードにSIMM刺すとか知らなかったです。ホントだよ。
Re: (スコア:0)
ISAバスに差す、DIPのDRAMを載せて使うメモリボードをジャンクで入手したことがある。
ソケットの部品取りで大活躍してくれました。
Re: (スコア:0)
CバスってPC98じゃないか
X68は似て非なるものかと
Re: (スコア:0)
Xeonで安いメモリー使おうって発想がそもそもどうかと思うんだが。
Re:HBM対応 (スコア:2)
まあHBMが生きてくるマルチソケットのXeonでDDR5 UDIMM 128GBモジュールみたいなものを求めるかと言えば求めないですけど。逆に対応DDRメモリを揃えなくても起動するのはメリットではあるかもしれないですし。でも、なんか、ねえ。メモリを別に用意できるのはメーカに対する大きなレバレッジになるじゃありませんか。
Re: (スコア:0)
揃えなきゃならない部品点数が減るってのは半導体不足の昨今ではメリットかも。
後工程で滞留が起こって想定通りのモノが上がらない可能性もあるけれど
最終製品にしない分だけ在庫のリードオフタイムも短くなるんじゃ？
Re: (スコア:0)
いまはロジック半導体不足で、DRAMやNANDが不足してる印象はない
Re: (スコア:0)
だったらインテルはロジックだけ作れば良いんだから特に問題はないだろう。
Re: (スコア:0)
何に対して問題がないのw?
Re: (スコア:0)
インテルは、自前で半導体を作っているから、昨今の半導体製造能力不足の影響を直接は受けない。
Re: (スコア:0)
インテルは最先端プロセス開発遅延で、予定通り微細化が進んでないので
生産能力は不足気味でしょ
Re: (スコア:0)
汎用性とか、、、
結局、誰に向けての製品か自分たちも分からない状態になってんじゃん？
顧客から話を聞けば、あれもこれも必要。
で、追加しまくって、、、
将来、コアな部分のバージョンアップが難しくならなければよいのですが。
Re: (スコア:0)
だれ向けかって言うと金持ち向け。GPUでは実績のある手法。むしろ枯れたと言ってもいいしインテルの採用がおそすぎるとも言える。
Re: (スコア:0)
Re: (スコア:0)
HBMとDR5のハイブリット構成もできそうな気がしますけどね。主記憶も階層化しようっていう。
そういえば不揮発性の(メイン)メモリってどうなったっけ。