アカウント名:
パスワード:
メインcore1個稼動でクロックを下げるだけじゃだめなん?
初めから性能より消費電力を重視して設計して、低消費電力のトランジスタで作れば、絶対性能は劣っても、性能当たりの消費電力をぐっと下げることが出来ます。
絶対性能は性能重視の4つのコアで、待機時は低クロックのメインコア1個よりさらに低消費電力の専用コアに、ハードウェアで自動的に切り換えて使う。このことで、従来より高い絶対性能と、従来のARM並みの低い待機時の消費電力を両立させるものです。
高速タイプに設計されたコアのクロックを落としても低消費電流にする限界があるので、CPU面積が増えてもいいから低消費電流特化コアを追加したのが今回のCPUです。
#TIのOMAPも通常用高速ARMと低速用ARMの構成になってるのがあったはず
より多くのコメントがこの議論にあるかもしれませんが、JavaScriptが有効ではない環境を使用している場合、クラシックなコメントシステム(D1)に設定を変更する必要があります。
目玉の数さえ十分あれば、どんなバグも深刻ではない -- Eric Raymond
低負荷時は (スコア:0)
メインcore1個稼動でクロックを下げるだけじゃだめなん?
Re:低負荷時は (スコア:1)
初めから性能より消費電力を重視して設計して、低消費電力のトランジスタで作れば、
絶対性能は劣っても、性能当たりの消費電力をぐっと下げることが出来ます。
絶対性能は性能重視の4つのコアで、待機時は低クロックのメインコア1個よりさらに
低消費電力の専用コアに、ハードウェアで自動的に切り換えて使う。このことで、
従来より高い絶対性能と、従来のARM並みの低い待機時の消費電力を両立させるものです。
Re:低負荷時は (スコア:1)
高速タイプに設計されたコアのクロックを落としても低消費電流にする限界があるので、
CPU面積が増えてもいいから低消費電流特化コアを追加したのが今回のCPUです。
#TIのOMAPも通常用高速ARMと低速用ARMの構成になってるのがあったはず