アカウント名:
パスワード:
> 電源装置の部品を 10 分の 1 程度に小型化でき、ノートパソコンなら AC アダプターを本体に収納することも可能。部品が小さくなっても絶縁距離は確保したいしな~。ノートPCみたいに小型かつ薄い筐体にAC電源を入れてしまうのは怖いような気がする。
あと、> 電源の電力損失のうち、トランジスタ関連が3分の1以上を占めているという。 (ITmediaの記事)> 窒化ガリウムを使い(中略)半導体を開発したとのこと。これにより、発生する熱を従来の 3 分の 1 以下に減らせるの意味が良く分からない。1/3を占めていたロスを減らせば、発熱は1/3以下になるのでしょうか?電力ロスト発熱は比例関係だと思っていたんですが・・・。
# 電源設計もしているのでAC
どういう計算で、トータルの損失が1/3になるのかは分かりません。ただ、スイッチング周波数が上がれば、ご指摘のようにコイルへの影響があります。スイッチング周波数が大きいほど、コイルのインダクタンスを下げることが出来ます。一般的に同じサイズのコイルであれば、コイルのインダクタンスと抵抗(損失)はトレードオフの関係です。よって、スイッチング周波数を大きくすれば、コイルでの損失は減ります。
> 一般的に同じサイズのコイルであれば、コイルのインダクタンスと抵抗(損失)はトレードオフの関係です。
銅損(銅線の電気抵抗による損失)は確かにそうですが、コアのヒステリンシス損とかはどうでしょうね。なので「スイッチング周波数を大きくすれば、コイルでの損失は減ります」は一概には言えないかと。
その2つの「3分の1」に論理関係はない、偶然の一致。
さらに、今回開発したトランジスタは高周波動作が可能となるため電源装置の小型化も実現します。従来の電源装置では動作周波数が低いため困難だったコイルや変圧器の小型化が、トランジスタの高速動作により可能になります。
と書いてあるね。
スイッチング周波数を上げてもなお損失は低いということなのだろう。
>スイッチング周波数を上げることになると思うのだけど、そしたら今度は、損失が増えるよ。
だからそのスイッチングが速くなって、損失も減らしたって言ってるんだろうがw記事読めよ
スイッチングのロスは,素子に電圧がかかっている状態で電流が流れると生じます(P=VI)。理想的には,完全にON(電圧0)か完全にOFF(電流0)のどちらかになってくれればよいですが,現実にはONしかけ,OFFしかけの状態があって,その時に損失が生じます。
元コメで言いたいのは,素子高速化によってONしかけ,OFFしかけの時間が減っても,動作周波数を上げればその回数が増えて,結局損失が減らないということじゃないでしょうか?
チョッパとフォワードのスイッチング電源に関して言えば(っと、他の方式でも似た様なものではありますが)、損失が発生する箇所は、
(a) 主スイッチング素子(元コメントで指摘している箇所)(b) フライホイールダイオード(c) 高周波コイル/トランス(銅損+鉄損)(d) 平滑用コンデンサ(主に二次側)
と色々あって、それぞれに対策が講じられている訳です。(a)に関しては共振スイッチング、(b)では同期整流、等が対策です。なので「現実にはONしかけ,OFFしかけの状態があって」は、未対策のスイッチング電源に関して言える事であって、対策を講じてあるものに関しては言える事では無いでしょう。
>従来のシリコンの半導体ではオン損失・スイッチング損失が大きく、またスイッチング速度も遅かった。
って言ってるんだから、新しい素子はスイッチング損失も小さいんだろ。
スイッチングの損失が従来の1/100以下らしいから、周波数を二桁あげてトントンみたいですよ。
より多くのコメントがこの議論にあるかもしれませんが、JavaScriptが有効ではない環境を使用している場合、クラシックなコメントシステム(D1)に設定を変更する必要があります。
Stableって古いって意味だっけ? -- Debian初級
この記事読んだけど (スコア:0)
> 電源装置の部品を 10 分の 1 程度に小型化でき、ノートパソコンなら AC アダプターを本体に収納することも可能。
部品が小さくなっても絶縁距離は確保したいしな~。
ノートPCみたいに小型かつ薄い筐体にAC電源を入れてしまうのは怖いような気がする。
あと、
> 電源の電力損失のうち、トランジスタ関連が3分の1以上を占めているという。 (ITmediaの記事)
> 窒化ガリウムを使い(中略)半導体を開発したとのこと。これにより、発生する熱を従来の 3 分の 1 以下に減らせる
の意味が良く分からない。
1/3を占めていたロスを減らせば、発熱は1/3以下になるのでしょうか?
電力ロスト発熱は比例関係だと思っていたんですが・・・。
# 電源設計もしているのでAC
Re:この記事読んだけど (スコア:2, 興味深い)
Re:この記事読んだけど (スコア:3, 参考になる)
どういう計算で、トータルの損失が1/3になるのかは分かりません。
ただ、スイッチング周波数が上がれば、ご指摘のようにコイルへの影響があります。
スイッチング周波数が大きいほど、コイルのインダクタンスを下げることが出来ます。
一般的に同じサイズのコイルであれば、コイルのインダクタンスと抵抗(損失)はトレードオフの関係です。
よって、スイッチング周波数を大きくすれば、コイルでの損失は減ります。
Re:この記事読んだけど (スコア:1)
> 一般的に同じサイズのコイルであれば、コイルのインダクタンスと抵抗(損失)はトレードオフの関係です。
銅損(銅線の電気抵抗による損失)は確かにそうですが、コアのヒステリンシス損とかはどうでしょうね。なので「スイッチング周波数を大きくすれば、コイルでの損失は減ります」は一概には言えないかと。
Re:この記事読んだけど (スコア:1)
その2つの「3分の1」に論理関係はない、偶然の一致。
the.ACount
Re: (スコア:0)
それらも小型化するためには、スイッチング周波数を上げることになると思うのだけど、そしたら今度は、損失が増えるよ。ってことは、発熱を劇的に減らすことはできないわけで・・・
Re: (スコア:0)
と書いてあるね。
スイッチング周波数を上げてもなお損失は低いということなのだろう。
Re: (スコア:0)
>スイッチング周波数を上げることになると思うのだけど、そしたら今度は、損失が増えるよ。
だからそのスイッチングが速くなって、損失も減らしたって言ってるんだろうがw
記事読めよ
Re: (スコア:0)
スイッチングのロスは,素子に電圧がかかっている状態で電流が流れると生じます(P=VI)。
理想的には,完全にON(電圧0)か完全にOFF(電流0)のどちらかになってくれればよいですが,
現実にはONしかけ,OFFしかけの状態があって,その時に損失が生じます。
元コメで言いたいのは,素子高速化によってONしかけ,OFFしかけの時間が減っても,
動作周波数を上げればその回数が増えて,結局損失が減らないということじゃないでしょうか?
Re:この記事読んだけど (スコア:1)
チョッパとフォワードのスイッチング電源に関して言えば(っと、他の方式でも似た様なものではありますが)、損失が発生する箇所は、
(a) 主スイッチング素子(元コメントで指摘している箇所)
(b) フライホイールダイオード
(c) 高周波コイル/トランス(銅損+鉄損)
(d) 平滑用コンデンサ(主に二次側)
と色々あって、それぞれに対策が講じられている訳です。(a)に関しては共振スイッチング、(b)では同期整流、等が対策です。なので「現実にはONしかけ,OFFしかけの状態があって」は、未対策のスイッチング電源に関して言える事であって、対策を講じてあるものに関しては言える事では無いでしょう。
Re:やっぱりよく読んで無いんじゃね? (スコア:0)
>従来のシリコンの半導体ではオン損失・スイッチング損失が大きく、またスイッチング速度も遅かった。
って言ってるんだから、新しい素子はスイッチング損失も小さいんだろ。
Re: (スコア:0)
スイッチングの損失が従来の1/100以下らしいから、周波数を二桁あげてトントンみたいですよ。